完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
在使用AD-FMCDAQ2-EBZ开发板上的AD9523-1芯片时遇到问题。AD9523-1芯片工作于PLL2单环路状态下，输入晶振125MHz，关键寄存器设置如下：R2=1，X2=0，A=0，B=6，M1=M2=3，设置完毕进行VCO校正后查看状态寄存器，PLL2 LOCKED=1，VCXO状态OK，PLL2 Reference clk状态OK，就是PLL2 feedback clock状态为0，也就是说回读寄存器0x22C的值为0xA2，0~3路直接接到VCXO，可以正常输出，把0~14路输出全部接M1分频器，全部没有输出，4~9路接入M2分频器，也没输出。问题出在哪里，哪位大神帮忙指导一下。那个PLL2 feedback clock是指的那个时钟？为何该时钟没有，而PLL2可以正常LOCKED？
0
|
|
相关推荐
4个回答
|
|
|
|
|
|
|
|
|
要使VCO分频输出，需要在校准VCO成功后，手动发布一个SYNC信号，
可以是软件方式： Write REG0x232.bit0=1, Write REG0x234=0x01; Write REG0x232.bit0=0, Write REG0x234=0x01; 或者硬件方式： 通过/SYNC引脚先低后高进行同步输出。 |
|
|
|
|
VERTEX2016 发表于 2019-2-27 11:49 请问您 我需要用到AD9523 通道4、5、6、13同时输出时钟至AD9680/FPGA是否只需要通过SPI配置这几个通道对应的寄存器 同时把SP0/SP1拉低，使能SPI就可以了 |
|
|
|
|
|
楼主 请问您的问题解决了吗 我最近也在使用FMCDAQ2这块开发板 可是根本不知道怎么使用 请问您是使用SPI控制吗 如果不介意 您能帮办我教我怎么使用吗 我的qq2450682084
|
|
|
|
|
只有小组成员才能发言，加入小组>>
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1354 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
3959 浏览 2 评论
8628 浏览 1 评论
2937 浏览 1 评论
6741 浏览 2 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
762浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1086浏览 2评论
1016浏览 2评论
794浏览 1评论
791浏览 1评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2867
评论
淘帖
160
