[问答]

请教关于C6670核间数据传输的问题

2018-8-6 06:44:13 1149

0 大家好，我想实现的是：Core0 L2SRAM上有一个数组，Core0需要将数据发送到Core1的L2SRAM上，然后再发送个中断给Core1去处理这个数组？我打算如下实现方式： 1. Core0把这个数组从Core0的L2SRAM上搬移到MSMCSRAM上，然后再发个IPC Notify触发Core1，Core1再从MSMCSRAM这个位置把数组搬移到自己的L2SRAM上。但是感觉要做cache一致性维护，觉得比较繁琐。 2. 拟打算通过ListMP实现。 Core0通过ListMP_putTail(handle1,elem_test);把数组放入一个List的尾部，再发送个IPC Notify给Core1，Core1再elem_test = ListMP_getHead(handle1);从List中取出数据。可是我想传递的数据是一个数组，而ListMP_putTail或者ListMP_getHead操作的都是ListMP_Elem这样一个structure，怎么携带数组呢？ 3. 不知道MessageQ能否实现？有类似的实例工程吗？谢谢～··！ 0
2018-8-6 06:44:13　　评论淘帖0 举报相关推荐 • 请教关于C6670型号的问题 2704 • 请教关于C6670内存分配问题 1293 • 基于SDRAM的u**与pc之间数据传输资料 4416* • 请问怎么验证Hyperlink的片间数据传输功能？ 1293 • 请教关于8168 PCIe数据传输问题 2419 • 数据传输 29 • 请教关于C6670多核SPI Boot的问题 3193 • 请教关于C6670 VCP2 测试例程 2433 • 关于VISA数据传输 893 • 关于uart数据传输错误的问题 3840 1 个讨论

0 建议用EDMA或者infrastructure pktDMA。使用EDMA的话，发送侧core0需要预先获知接收地址，在发送数据后产生EDMA中断到core1；使用infrastructure pktDMA，发送与接收是完全独立的，不需要预知接收侧的接收地址；在core0上配置好pktDMA相关的Tx，如Tx descriptor等，在core1上配置好Rx flow、RxFDQ等。参考navigator 培训材料： http://www.deyisupport.com/question_answer/dsp_arm/c6000_multicore/f/53/t/24488.aspx 参考navigator例程：http://www.deyisupport.com/question_answer/dsp_arm/c6000_multicore/f/53/t/47664.aspx

2018-8-6 06:55:31 评论举报 1^# 杨娟