C6745仿真器仿真无法读取寄存器内容，请问这是什么问题？

#1. 插入9V是否会有问题，取决于你前面的电源设计，毕竟9V不是直接供给DSP的，如果9V输入给电源芯片，其输出并不超出范围，那么对DSP是不会有损害的。
#2. 上面说到刚连接时，寄存器，内存都是可以正常看到的，那么这个时候的芯片状态是正常的，后面运行到某处时的提示，反映的是DSP乱了，内部总线出问题了，所以什么也读不出来了。
#3. 这块板是一开始是好的，还是说第一次就插了9V，所以也不知道本来是不是好的？因为从上面描述，我理解你只在C6747上跑过程序，并没有在这个C6745上跑过。
#4. 如果这块板以前没有验证过，我偏向于检查一下电源的供电能力是否平稳，上面gel的显示也是在pll配置过后就不正常了，而pll配置起来后，DSP需要的电源也增大了。不妨在gel里把pll配置这一步先注释掉，看后面的能不能执行过去。
                                                                         http://processors.wiki.ti.com/index.php/Main_Page
Think Over Before Asking.
http://www.catb.org/~esr/faqs/smart-questions.html#goal

十分感谢您的回答，好像确实是第四个原因。当把PLL部分注释掉，程序就能正确执行，并且gel也可以正常执行完毕。下图是电源的电路图，5V的前端还有自恢复保险丝和限幅二极管做保护电路。


实际测量（把万用表接到电源检测点上，程序中断点设置在PLL之后），当运行到PLL初始化的时候，3.3V、1.2V和1.8V都没有明显变化。是我测量的方式不对吗，还是说与电压值无关？这几款芯片的选型是否有问题？

还有，这是c6745手册上的：

PLL则是由core电压，就是1.2V供电。


这里按照上面的测量方式反复测试，1.2V几乎没什么波动，它的供电可以达到1A左右，正常来看肯定是够的。那么关于您说的电源增大只是指内核部分的供电，还是指全部的供电？除此之外，这里涉及到一个供电顺序的问题，先要给内核供电。假使没有考虑这部分，会引起什么结果呢？TI册和网上都没有给出明确的答案，还望您能解释一下。谢谢了。

这么说就应该是核电压不稳了，要用示波器测量，而且不能限带宽。万用表测的是平均值，在这种场合下就没什么用了。
                                                                         http://processors.wiki.ti.com/index.php/Main_Page
Think Over Before Asking.
http://www.catb.org/~esr/faqs/smart-questions.html#goal

好的，我用示波器测试一下，能顺便解释一下其他几个问题吗。芯片选型问题以及上电顺序错误会引起的问题？谢谢。

上面电源电路的上电顺序是1.2V-3.3V-1.8V吧。按C6747手册的要求，这种顺序没什么问题。
对了，还有另一种因素是仿真器不够好，比如我比较过spectrum Digital的XDS510或者Black Hawk的XDS560在这种问题下要表现稳定一些。
我也见过有的人的板子在配置PLL使能的那一瞬间，核电压出现了一个小台阶，然后仿真器就断连的情况。
6.3.1 Power-on Sequence
The device should be powered-on in the following order:
• 1) RTC (RTC_CVDD) may be powered from an external device (such as a battery) prior to all other
supplies being applied or powered-up at the same time as CVDD. If the RTC is not used, RTC_CVDD
should be connected to CVDD. RTC_CVDD should not be left unpowered while CVDD is powered.
• 2a) CVDD core logic supply
• 2b) Other 1.2V logic supplies (RVDD, PLL0_VDDA). Groups 2a) and 2b) may be powered up together
or 2a) first followed by 2b).
• 3) All 1.8V IO supplies (USB0_VDDA18, USB1_VDDA18).
• 4) All digital IO and analog 3.3V PHY supplies (DVDD, USB0_VDDA33, USB1_VDDA33).
USB0_VDDA33 and USB1_VDDA33 are not required if both USB0 and USB1 are not used and may
be left unconnected.
Group 3) and group 4) may be powered on in either order [3 then 4, or 4 then 3] but group 4) must be
powered-on after the core logic supplies.
There is no specific required voltage ramp rate for any of the supplies.
RESET must be maintained active until all power supplies have reached their nominal values.
                                                                         http://processors.wiki.ti.com/index.php/Main_Page
Think Over Before Asking.
http://www.catb.org/~esr/faqs/smart-questions.html#goal

  总之，按照手册的要求设计就好了。
                                                                         http://processors.wiki.ti.com/index.php/Main_Page
Think Over Before Asking.
http://www.catb.org/~esr/faqs/smart-questions.html#goal

十分感谢，问题已经解决，不过昨天用示波器测量PLL使能后内核供电电源并未发现任何问题。本想重新更改电源电路，后来测量了一下时钟，发现PLLOUT时钟为20.018MHz左右，PLLIN为20.0008MHz左右，板子使用的是cyrstal+起振电路的方案。下图为时钟电路图，是有源无源两种接入方式，最终采用无源的方案，具体已经在图上说明。

OSCIN与OSCOUT不同，说明外围时钟电路有问题，阻抗不匹配或者负载电容不合适。时钟不稳则会导致内部的PLL锁不住的。
从系统的角度，建议采用外部oscillator的方式，参见勘误表sprz284f的2.1.4节.
                                                                         http://processors.wiki.ti.com/index.php/Main_Page
Think Over Before Asking.
http://www.catb.org/~esr/faqs/smart-questions.html#goal