[问答]

Xilinx FPGA内部时钟输出外部的问题

问答对人有帮助，内容完整，我也想知道答案 0 `我通过clockwizard产生了一个150mhz的时钟想通过一般引脚LVCMOS33输出到外部，但是用示波器测得的信号感觉质量不太好，低电平电压有点高，且高低电平差太小。我换了一个低频率的信号20mhz输出信号质量就好了很多。另外我是通过ODDR2向外输出的。是不是输出时钟信号频率较高就会出现这样的问题，应该如何解决呢？ ` 1 已退回5积分
2018-7-7 11:06:11　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报 dqy0582 相关推荐 • 请问我需要将FPGA外部引脚的频率与内部FPGA时钟同步吗？ 2267 • FPGA时钟问题 4434 • 关于ADC时钟的问题 3874 • IBERt virtex 6.是否可以在FPGA上同时运行外部时钟模块和IBERT模块？ 1220 • 请问我能用GPIO输出外围设备的系统时钟信号吗？ 1115 • FPGA的外部时钟周期性地打开和关闭 2794 • 使用内部时钟与外部时钟问题？ 12571 • 求FPGA 7系列的内部或外部端接？ 3327 • FPGA器件的时钟电路 1894 • 关于在斯巴达3an fpga内部断开时钟 1390 2个回答