[问答]

请教TI工程师

1361

问答对人有帮助，内容完整，我也想知道答案 0 我们有一个采用 4 个 TMS320C6678 DSP 的定制电路板，输入时钟以 156.25MHz 运行。我们需要内部时钟正好运行在 1GHz 左右。在修改了随 EVMC6678 一起提供的 #defines the GEL 函数后，我可以轻松地让时钟运行在大约 937MHz。不过，由于该函数使用定点数学函数，而 6.4 的值是维持 1GHz 所必需的，所以 GEL 文件中的这个算法对我们来说不能用。因此，我只能对 PLL 寄存器进行硬编码，但是存在一些问题，而且在重新阅读产品说明书后，我有几个问题： 1. 首先，也是最重要的，由于我已经有一个 156.25MHz 的时钟，那么我应该怎样设置 PLL 寄存器才能让 CorePac 时钟运行在1GHz？ 2. 用于 CorePac 的输出时钟分割器是否可以被设置为固定值 2？谁能帮我解读下？ 0
2018-6-21 05:29:10　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 58 个回答。邀请回答 heks 该类别下有 57 个回答。邀请回答普罗旺斯的薰衣草该类别下有 55 个回答。邀请回答 lksas 该类别下有 46 个回答。邀请回答 wang21cj 该类别下有 45 个回答。邀请回答 chm5 该类别下有 44 个回答。邀请回答 hgimtk 该类别下有 43 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答 fdhsfagd 该类别下有 41 个回答。邀请回答颜刚YanG 该类别下有 40 个回答。邀请回答 zhhx1985 该类别下有 39 个回答。邀请回答 K_Ming 该类别下有 39 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 kghfh 该类别下有 39 个回答。邀请回答 huzp_bbs 该类别下有 39 个回答。邀请回答 zhouxk 该类别下有 39 个回答。邀请回答 kingnet6688 该类别下有 38 个回答。邀请回答 msvdsufsdf 该类别下有 38 个回答。邀请回答深海零下一度1 该类别下有 38 个回答。邀请回答 HengDu 该类别下有 38 个回答。邀请回答举报尚文忠相关推荐 • 什么是嵌入式硬件工程师？什么是嵌入式软件工程师 19190 • 如何成为一名高级电子工程师 4732 • 基于TI BAW技术的产品可为设计工程师提供哪些优势？ 1264 • 有在华为的FPGA工程师吗？我是一名在读研究生，学的也是FPGA，想去华为，请教一下~~~ 6725 • 求安森美上海的工程师联系方式，有问题请教。 2357 • 请问嵌入式硬件和软件工程师的职责是什么？ 2518 • 求各位前辈指明方向，射频工程师和传感器研发工程师哪个方向比较有前景 3939 • 嵌入式软件开发工程师与FPGA开发工程师的区别是什么？ 9544 • 求安森美上海的工程师联系方式，有问题请教 2439 • 招聘数字ic设计工程师/数字集成电路工程师/DFT负责人/高级DFT工程师 3523 1个回答

答案对人有帮助，有参考价值 0 我检查了 GEL，它需要专门依靠乘法器才能达到目标频率。对您问题的答复是：是的，输出时钟分割器被设置为固定值 2，这与 PLLD 不同。有一个在 MAINPLLCTL0 内部提供的除法器 (PLLD)，您可以将其与乘法器 PLLM 结合在一起使用。敬请参考 C6678 数据手册 (SPRS691) 的表 2 至表 13，以查阅可能的组合。要通过 156.25MHz 的参考时钟获得 1GHz 的核心频率，请选择 PLLM=63、PLLD=4。然后，按下列方式设置各个字段： PLLM = 0x3F（请注意，PLLM 是一个 13 位的字段，在 MAINPLLCTL0 中按 [12:6] 拆分位，在 PLLM 寄存器中按 [5:0] 拆分位。这里您可能需要编程）在 MAINPLLCTL0 寄存器中设置 PLLD = 0x4。在 MAINPLLCTL0 寄存器中设置 BWADJ = [7:0] = (PLLM+1)/2 = 0x20。您的寄存器现在应该这样设置： PLLM = 0x3F; MAINPLLCTL0 = 0x20000004; 看看有没有帮助。

2018-6-21 05:47:19 评论举报冯瑾娜