完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我是6678初学者,正在做核间通信。现在遇到一个比较纠结的问题,如题。
具体操作如下: 1.在DDR3空间中静态定下3个数组A1、A2、A3, 2.在A1中初始化一组数值, 3.让CORE0对A1处理,并赋值到A2 4.CORE0通过MessageQ通知CORE1 /*以上都没有问题,但接着:*/ 5.CORE1中的A2并没有变化(就是说CORE0对A2的处理没有影响到CORE1中A2的数值) 6.我让CORE1通过指针对A2处理并赋值到A3,于是赋值到A3的数值也出错了 后来我又对DDR3设置了共享区,然后建堆分配空间来处理它,但问题依然存在。 请问这是仿真器的设置问题还是需要再加入某些保护或同步的模块? 欢迎一切有启发的回答,谢谢。 |
|
相关推荐
4个回答
|
|
看起来像cache一致性的问题,可能性比较大的是L2的cache一致性导致的
检查一下你是否enable了L2 cache,如果enable了那需要做cache一致性维护 core1 writeback A2 core2 invalidate A2 |
|
|
|
听你喜欢的歌 发表于 2018-6-21 08:33 谢谢您的回复,也看到了相关的帖子了,我想可能如您所说是L2没有及时更新数据的问题 我是要先去看下cache的文档了。。。 |
|
|
|
可以先将cache功能关闭,之后在按照上面的顺序看下。刚刚搞多核的时候,这种问题经常遇到,或者选择IPC通讯(少量数据)
|
|
|
|
听你喜欢的歌 发表于 2018-6-21 08:33 刚刚大概看了下cache一致性的内容,加了个模块,然后用你说的方法试了下,问题基本解决了,再次谢谢你的回答~ |
|
|
|
只有小组成员才能发言,加入小组>>
309 浏览 1 评论
513 浏览 2 评论
NA555DR VCC最低电压需要在5V供电,为什么用3.3V供电搭了个单稳态触发器也使用正常?
754 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况,怎么解决?
641 浏览 1 评论
对于多级放大电路板,在PCB布局中,电源摆放的位置应该注意什么?
1113 浏览 1 评论
请问下tpa3220实际测试引脚功能和官方资料不符,哪位大佬可以帮忙解答下
226浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方,寻求答疑
181浏览 14评论
两个TMP117传感器一个可以正常读取温度值,一个读取的值一直是0,为什么?
46浏览 13评论
在使用3254进行录音的时候出现一个奇怪的现象,右声道有吱吱声,请教一下,是否是什么寄存器设置存在问题?
149浏览 13评论
TLV320芯片内部自带数字滤波功能,请问linein进来的模拟信号是否是先经过ADC的超采样?
158浏览 12评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-18 13:33 , Processed in 0.979807 second(s), Total 84, Slave 67 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号