完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我现在需要8个核同时读写DDR的不同地址,他们读写的顺序先后是怎样的?
出现竞争是不是不需要人工去进行仲裁,由CPU自动完成? 同时读写对DDR数据的正确性是否会有干扰?可能会用到memcpy和EDMA3协同工作。 谢谢! |
|
相关推荐
4个回答
|
|
同时读写DDR可以保证数据的正确性,其访问顺序取决于各core的优先级,默认情况下每个core的优先级是等同的,所以在一段时间内各核具有同等概率访问DDR。可以参阅corepac及MSMC user guide中相关memory bandwidth management章节。
|
|
|
|
zbb9612 发表于 2018-6-21 15:51 谢谢您的回答,我是否可以理解为不需要我人工干预读写顺序,由每个Core自动完成竞争,只要执行完全部代码(或者完成DMA传输),就能够完成对DDR的读写,并保证数据正确呢? |
|
|
|
广州三晶电气 发表于 2018-6-21 16:06 是的不需要人工干预,内部有总线管理单元。 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
MSP430F249TPMR出现高温存储后失效了的情况,怎么解决?
571 浏览 1 评论
对于多级放大电路板,在PCB布局中,电源摆放的位置应该注意什么?
1022 浏览 1 评论
666 浏览 0 评论
普中科技F28335开发板每次上电复位后数码管都会显示,如何熄灭它?
498 浏览 1 评论
1020 浏览 0 评论
请问下tpa3220实际测试引脚功能和官方资料不符,哪位大佬可以帮忙解答下
124浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方,寻求答疑
98浏览 14评论
在使用3254进行录音的时候出现一个奇怪的现象,右声道有吱吱声,请教一下,是否是什么寄存器设置存在问题?
106浏览 13评论
TLV320芯片内部自带数字滤波功能,请问linein进来的模拟信号是否是先经过ADC的超采样?
105浏览 12评论
TPA6304-Q1: TPA6304 两片公用一组I2C的话,其中一片配置不成功怎么办
129浏览 10评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-7 06:14 , Processed in 0.670728 second(s), Total 53, Slave 47 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号