完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
5251
|
工程师你好：
最近看了6678的cache手册，仍有下面不确定的问题，请解答（以下都是说的数据cache，不是程序cache）。 1、CPU对L2 RAM和L2 Cache的访问速度是不是一样的？L2 Cache是不是只能缓存其他core的L2、EMIF、DDR3的空间，不能缓存本级的L2 RAM和SL2？ 2、在程序刚开始运行时，对DDR3（DDR3已配置可Cache）的数据进行读操作，L1D和L2 Cache都是空的，L1D进行了相应空间的cache，那L2还会不会进行相应空间的cache，也就是同时备份数据？ 3、若想invadite某个空间，不确定该空间是否在L1D或者L2中cache，是不是L1D和L2都要invadite？还是L1D invadite了，L2自动invadite？ 
0
|
|
相关推荐
3个回答
|
|
|
1 一样的，物理上没有差别；可以缓存， SL2作为FAST MODE的时候不通过L2 CAHCE,作为L3的时候可以
2 会，L2是读写 allocation cache 3 在没有逐出情况发生时，可以分别invalidate |
|
|
|
|
|
1. L2 Cache 就是从L2 RAM分出来的，速度没区别，不能缓存L2和SL2；
2. 会； 3. 如果是SL2或者L2地址，那就inv L1，如果是其它地址，无脑inv L2(前提是开了可Cache的属性）。 |
|
|
|
|
hdfsf 发表于 2018-6-21 07:59 具体的信息参考 TMS320C66x DSP Cache User Guide |
|
|
|
|
只有小组成员才能发言，加入小组>>
336 浏览 1 评论
529 浏览 2 评论
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
774 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
651 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
1130 浏览 1 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
56浏览 29评论
129浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
252浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
201浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
57浏览 13评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3842
