完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
4866
|
我两片板子DSP都连不上仿真器。现象都一样。单板是FPGA + DSP 的架构。FPGA是K7325T，DSP就是6678。FPGA和DSP 的上电时序都用CPLD控制了。实际测量也满足DSP时序要求。检查6678的POR和RESETFULL这两个信号，发现这连个信号不受控制。（DSP的三个复位都由K7325T控制，确认K7逻辑无误，绑定的管脚无误）。设置POR比RESERFULL先上20ms，实际测量这两个信号一起上电。因该是这个引起的DSP JTAG连不上。请教各位大神专家该怎么办，调了两天也没进展。DSP已经工作，测量SYSCLKOUT为16.66M，内核时钟供的100M。小弟先谢谢大家了，项目很急，卡在DSP JTAG这了。
0
|
|
相关推荐
4个回答
|
|
|
POR和RESETFULL这两个管脚对于C6678来说是输入管脚，由外部提供，所以不受控的话，建议检查K7325T这块的问题。
如果DSP已经工作，连不上JTAG口的话，先测量一下JTAG口的各个管脚时序是否正确？ |
|
|
|
|
vuywsdfwf 发表于 2018-6-21 15:41 测量发现JTAG的复位信号一直在复位，TRST我是接的4.7K下拉。其余JTAG信号正常。因为一直复位，TDO也没有回复。 另外请教下：DSP连仿真器和GPIO的配置有关吗？我之前GPIO0下拉。其余上拉；后来按照手册要求配成了noboot，也没连上。coreclk也按手册要求配成了100M输入。请大神指点下。 |
|
|
|
|
nvhwdfwre 发表于 2018-6-21 15:55 1. TRST也是输入管脚，接上仿真器的话，仿真器会给它一个reset信号，你查一下有什么外设一直给TRST复位信号。 2. 一般要求配成no boot模式。 |
|
|
|
|
vuywsdfwf 发表于 2018-6-21 16:05 问题已经解决。TRST信号下拉电阻由4.7K改为1K。感谢您的帮助。谢谢了。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
683 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
599 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
1054 浏览 1 评论
739 浏览 0 评论
普中科技F28335开发板每次上电复位后数码管都会显示，如何熄灭它？
524 浏览 1 评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
161浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
125浏览 14评论
在使用3254进行录音的时候出现一个奇怪的现象，右声道有吱吱声，请教一下，是否是什么寄存器设置存在问题？
126浏览 13评论
TLV320芯片内部自带数字滤波功能，请问linein进来的模拟信号是否是先经过ADC的超采样？
122浏览 12评论
TPA6304-Q1: TPA6304 两片公用一组I2C的话，其中一片配置不成功怎么办
168浏览 10评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2242
