[问答]

verilog 模块端口在调用时如何实现端口位宽可控

5040 Verilog

问答对人有帮助，内容完整，我也想知道答案 0 比如说下面的这种情况会提示 BITWIDTH 在声明前被使用。 module P2S( input [BITWIDTH - 1 : 0] din, ); parameter BITWIDTH = 16; 除了下面这种方法，有没有更好的方法 module P2S(din); parameter BITWIDTH = 16; input [BITWIDTH - 1 : 0] din; 0
2017-6-20 11:27:38　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 WL_Zhang 相关推荐 • Modesim仿真：仿真系统提出太少端口警告，被调用模块无相应的输入怎么破？ 5343 • 如何在Verilog中声明一个2-D端口 1754 • 如何构建一个具有不同读写位宽的异步双端口RAM模块？ 1956 • 可以以阵列格式合成的输入输出端口吗？ 1143 • 关于可控单端口输出正负电压电路 764 • 【verilog每日一练】“inout” 双向端口类型的使用 2128 • labview能否判断某个端口是否连线 5097 • SSI端口是什么？SSI端口有哪些应用？ 4368 • verilog语言如何给一个数组赋值呢，新手求助，感谢各位大佬！ 6953 • 怎样在Verilog写的testbench测试VHDL模块?? 7739 1个回答

答案对人有帮助，有参考价值 0 module test # ( parameter TEST_WIDTH = 10 ) ( input clk, input reset, output reg [TEST_WIDTH:0] test_pin );

2017-6-20 11:39:36 评论举报冷锋