完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
PLL_P是16、17位,为什么配置时的代码是这样:
RCC->PLLCFGR = PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) | (RCC_PLLCFGR_PLLSRC_HSE) | (PLL_Q << 24); PLL_P >> 1) -1) << 16,这里不太理解。为什么不是PLL_P << 16?
|
|
相关推荐
1个回答
|
|
小心:
位 17:16PLLP:适用于主系统时钟的主 PLL (PLL) 分频系数 (Main PLL (PLL) division factor for main system clock) 由软件置 1 和清零,用于控制常规 PLL 输出时钟的频率。这些位只能在 PLL 已禁止时写入。 软件必须正确设置这些位,使其在此域中不超过 168 MHz。 PLL 输出时钟频率 = VCO 频率 / PLLP 并且 PLLP = 2、4、6 或 8 00:PLLP = 2 01:PLLP = 4 10:PLLP = 6 11:PLLP = 8 当我想配置2分频的时候,对应的PLLP的值就是0,因为(2>>1)-1=0(0x00),(4>>1)-1=1(0x01),(6>>1)-1=2(0x10), (8>>1)-1=3(0x11),配置好以后,左移16就行了 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
2028 浏览 1 评论
AD7686芯片不传输数据给STM32,但是手按住就会有数据。
1879 浏览 3 评论
4470 浏览 0 评论
如何解决MPU-9250与STM32通讯时,出现HAL_ERROR = 0x01U
2027 浏览 1 评论
hal库中i2c卡死在HAL_I2C_Master_Transmit
2535 浏览 1 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-20 17:45 , Processed in 0.631711 second(s), Total 75, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号