[资料]

DDR线长匹配与时序

2016-11-8 16:59:51 3582

0 上篇文章我们用仿真实例向大家展示了DDR中地址相对于时钟的建立时间与保持时间。那么数据信号相对于DQS又是什么样的关系呢？我们知道，DDR和普通的SDRAM相比起来，读取速率为普通SDRAM的两倍，这个要怎么理解？原来SDRAM在写入或者读取数据的时候是靠上升沿或者下降沿来触发的，请注意，这里仅仅是上升沿或者下降沿，并不是上升沿和下降沿同时有效。如果时钟频率是800MHz，那么对应的数据率就为800Mbps。但是DDR的数据信号却是双倍速率的，如果DQS频率为800MHz，那么数据信号的速率就应该为1600Mbps。下面将通过具体的仿真实例来看一下。有兴趣的朋友可戳附件下载。 2 DDR线长匹配与时序.pdf 621.59 KB , 下载次数: 27
举报淘帖0 只看该作者最近下载过的用户(6) 相关推荐 • 如何实现Altium PCB设计中的内部走线长度？ 2071 • Spartan-6/DDR2 PCB设计是否必须补偿FPGA和DDR2封装内的键合线长度？ 1383 • PCB设计怎么控制DDR线长匹配来保证时序 1771 • DDR线长匹配与时序 1479 • pcb设计中的DDR布线 929 • 高速PCB设计丨最全面的 DDR布线知识归纳 7926 • PCB设计中DDR布线要求及绕等长要求 8469 • DDR3布线的那些事儿 5686 • 新人报道,分享一篇DDR 布线规则 3087 • DDR总线的体系结构 5552 3条评论发表评论只看该作者