完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
使用我刚刚放入的ODELAY组件从DRC引擎获得以下错误:
错误:[DRC 23-20]规则违规(PLOD-1)ODELAY检查3.3 V标准 - 端子p1750_hclk具有3.3 V标准,但连接到ODELAY。此组合无法清除。 我在哪里可以找到有效的组合? TomT ... |
|
相关推荐
2个回答
|
|
人力资源银行不提供@tessitdODELAY
https://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf 你将不得不用硬件银行旋转硬件来起诉ODELAY 在原帖中查看解决方案 |
|
|
|
人力资源银行不提供@tessitdODELAY
https://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf 你将不得不用硬件银行旋转硬件来起诉ODELAY |
|
|
|
只有小组成员才能发言,加入小组>>
2165 浏览 7 评论
2608 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2080 浏览 9 评论
3152 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2197 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
429浏览 1评论
1528浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2180浏览 0评论
511浏览 0评论
1644浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-27 08:54 , Processed in 1.110111 second(s), Total 74, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号