完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
问：我可以获得所有Xilinx器件的型号吗？答：Xilinx为所有Select I / O和Select I / O-Ultra标准提供IBIS模型。
Xilinx可以为所有选择I / O，选择I / O-Ultra和Rocket I / O提供（根据SPICE模型许可协议）HSPICE模型。 （来自AR＃15388） 在Vivado中使用write_ibis命令进行设计，创建了一个特定于设计的IBIS文件，该文件可以导入到Hyperlynx中以模拟您的设计。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
我已经这样做但是当IBIS文件被读入Hyperlynx时，它没有为IO选择任何“模型”（根据我的帖子中的图像）。
我在“出口IBIS模型”下导出了IBIS模型，并选择了包括所有模型。 这是在Tcl控制台中运行的命令。 write_ibis C：/Users/c10433/Desktop/IBIS_gen/project_1/DDR3.ibs -truncate 40 -force |
|
|
|
|
|
@jasonfry
哪个版本的Hyperlynx？ 您在IBIS文件中有[模型选择器]部分吗？ 你能在这里分享这个文件吗？ -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
我们正在使用Hyperlynx 9.2。
刚检查了我的IBIS文件，没有[模型选择器]部分。 这可能是我的问题。 如何从Vivado生成一个这样的内容，将其写入我的IBIS文件中？ 谢谢 贾森 |
|
|
|
|
|
@jasonfry如果您已经使用了MIG IP用于DDR3并且设计在没有任何DRC的情况下成功实现，则write_ibis命令应该自动包含[Model Selector]部分。我知道它适用于Kintex / Virtex，但需要检查Artix。
我认为它应该与底层IP相同。 您是否可以确认在生成IBIS模型之前使用了MIG IP for DDR3并且您的设计已成功实施？ -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
我已经生成了MIG IP，然后构建了自己的RTL模块，并使用了MIG的IO约束。
我清理了所有DRC消息并且能够构建（包括生成bitgen）。 我能够生成一个IBIS文件，但它不包括模型选择器部分。 是否有另一种快速方法可以生成IBIS模型而无需实例化MIG并设计使某些IBIS模型在我们的CCA上执行SI。 我们的目标是填充DDR3内存以备将来使用。 我希望避免做一个完整的设计来生成这些IBIS模型。 在此先感谢您的帮助 贾森 |
|
|
|
|
|
@jasonfry更简单的方法是使用此处提供的通用IBIS模型：https：//www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/device-models/ibis-models/artix-
系列fpgas.html 如果您知道要使用的IO标准和模型，只需从通用文件中选择模型并使用它来运行模拟。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
谢谢你的回复。
我们已经让Xilinx FAE为我们构建了MIG，以确保一切顺利并生成IBIS模型。 我们最终得到了与以前相同的结果（不工作）。 通过链接查看IBIS模型，没有[模型选择器]。 |
|
|
|
|
|
Ĵ，
下载上述文件并将其放置在libs子目录目录中，Hyperlynx通过导航器显示所有IO标准...... Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2178 浏览 7 评论
2616 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2090 浏览 9 评论
3156 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2211 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
448浏览 1评论
1540浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2184浏览 0评论
515浏览 0评论
1658浏览 0评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1763
评论
淘帖
356
