完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,
我在我的顶层模块中有三个生成语句,我对所有三个使用相同的变量“i”,e 因为i在0到x中生成所以,其中x在3种情况下是不同的。 这会导致实施问题吗? 我可以用吗? 谢谢, Koyel 以上来自于谷歌翻译 以下为原文 Hi, I have three generate statements in my top module and I am using the same variable "i" for all three i,e for i in 0 to x generate so and so, where x is different in 3 cases. Can this cause a problem in implementation? Can i be used Thanks, Koyel |
|
相关推荐
2个回答
|
|
生成变量i应该是每个生成块的本地变量。
即你不能在块之外使用它,它不会影响另一个块中的变量i。 顺便说一下,我假设您使用VHDL是因为语法,但是当您提出有关VHDL的问题时,在您的帖子中这样说是有用的。 Verilog也有生成语句。 - Gabor 以上来自于谷歌翻译 以下为原文 The generate variable i should be local to each generate block. i.e. you can't use it outside the block and it won't affect the variable i in another block. By the way, I assume you're using VHDL because of the syntax, however when you're asking a question about VHDL it would be useful to say so in your post. Verilog also has generate statements. -- Gabor |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2175 浏览 7 评论
2613 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2082 浏览 9 评论
3153 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2200 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
436浏览 1评论
1533浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2182浏览 0评论
512浏览 0评论
1652浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-5 04:58 , Processed in 0.971670 second(s), Total 74, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号