Allegro论坛

今日发帖：0 |总共 1515

+ 关注

版主：

黄勇叶先生

最新回复最新发表最多查看最多回复精华高分悬赏零回复

关于差分对之间绕等长的疑问 attach_img

bobo 07-24 16:18 12 回答 17627阅读

[疑难求助] 4层板的DDR3地址线等长问题 attach_img

777558 07-19 16:22 12 回答 20732阅读

第一次发帖。这种三维封装堆叠用SIP Layout模块要怎么画呢？求个教程或者手册什么的。 attach_img

唐子锴 07-19 12:52 2 回答 4474阅读

SOPCII使用手册（第二版） attachment

kenny 07-18 19:32 6 评论 4569阅读

刚使用allegro，请问线变成红白相间是不是出问题了！ attach_img

李煜 07-17 09:05 2 回答 2724阅读

Cadence如何设置焊盘的路径 attach_img

liuchenglan 07-16 13:47 6 回答 13500阅读

热风焊盘显示问题 attach_img

xudingzi 07-15 23:34 1 回答 5538阅读

请问Cadence SiP Layout 模块里面，芯片和焊盘怎么样可以放到一起呢？ attach_img

唐子锴 07-15 16:04 1 回答 7543阅读

求助！改了cadence原理图，导入到Allegro中，结果板子白画，求正确姿势！ attach_img

[回帖奖励 3 ]

J.Q.Chris 07-15 02:10 8 回答 9833阅读

allegro智能手机8层盲埋孔板视频教程 attachment

simon 07-11 11:28 14 评论 7476阅读

DRC检测时报错：Check Bus width mismatch

jiangkuoshan 07-07 21:38 8 回答 35784阅读

PCB设计制作封装的详细步骤

林洁珠 07-06 09:33 0 回复 5618阅读

请问无法定位程序输入点 smanMakeTupleTemplate 于动态链接库libsman.dll上是为什么？如何解决？ attach_img

林江心 07-05 14:44 0 回答 8423阅读

高速PCB设计丨最全面的 DDR布线知识归纳

林洁珠 07-05 10:05 7 评论 8572阅读

PCB设计前期准备中如何建立主芯片原理图Symbol attach_img

林洁珠 07-04 09:45 0 回复 3164阅读

allegro这种情况走线怎么走合适呢？能不能把直角变成圆弧？或者怎么样好呢？ attach_img

CCCLLL 07-04 00:03 5 回答 8275阅读

allegro 封装焊盘编号修改保存错误。 attach_img

胡秋阳 06-29 09:12 20 讨论 25780阅读

CADENCE16.3安装图解内含破解方法 attachment

凯茜 06-28 22:42 2 评论 5863阅读

Cadence SPB16.5 安装后启动提示license找不到 attach_img

中文 06-27 11:25 12 回答 16608阅读

大家如何管理candence的封装库的？

张岚 06-25 22:16 13 评论 22907阅读

allegro 16.6 带散热孔的热风焊盘怎么制作？求方法 attach_img

sxz538 06-21 10:17 4 回答 9108阅读

cadence16.5 叠层设置怎样设置正片负片 attach_img

skilly 06-20 08:51 8 回答 19842阅读

Cadence Allegro 16.6软件

叶枫 06-16 21:32 23 回复 11569阅读

allegro 点击artwork没有反应，弹不出对话框

张含 06-14 10:20 4 回答 28723阅读

EDA实用教程

zgzzlt 06-12 09:54 7 评论 4468阅读

【求教】PCB Editor 中，怎么修改和删除矩形框？怎么删除元件？无法取消放置啊。。。（Cadence 16.6） attach_img

h1654156194.3364 06-08 11:37 3 回答 12056阅读

Candence16.5可以安装在64位的windows 10上吗？

hmy369 06-08 11:30 1 回答 8319阅读

请问在做VCO电路仿真时，改变pcvtrl的电压值，为什么得到的频率，改变很小，相当于没有改变？应该怎样改进？

独亦欢 06-07 14:12 0 回答 2453阅读

17.2中pad editor 中的options 在做flash时应该怎么选？

张鹏伟 06-04 16:08 2 回答 3290阅读

请问Cadence16.X中Verilog file如何支持Pspice仿真？ [回帖奖励 10 ]

郑荣魁 06-02 09:44 1 讨论 3853阅读

1 ...上一页 18 192021 ... 51 / 51 页下一页

提问题	发经验
发资料	发讨论

搜索历史

Allegro论坛

版主：

活跃回答者 查看全部

推荐小组

子话题

浏览过的版块

站长推荐 /9

活跃回答者查看全部