[讨论]

请问Cadence16.X中Verilog file如何支持Pspice仿真？

2018-6-2 09:44:22 3529 FPGA 图像车牌定位 Verilog


回复本帖可获得 2 分积分奖励! 每人限 1 次

0 目的：设计了一个驱动控制电路（包含了触发逻辑功能，较复杂），打算用Cadence-Pspice仿真；方法：驱动和实现通过分立器件（电阻、电容、电感、MOS管、隔离驱动IC等搭建），逻辑触发功能打算通过编写的Verilog代码去实现（如果用数字电路的话，太复杂了）；目前问题：不知道如何通过Cadence新建的Verilog file，实现生成.lib库文件（.olb符号库文件已经会生成了）；其他问题：基于Cadence这类硬件仿真的电路，有其他较为简单的方法去实现Verilog（或VHDL、或C/C++等）与硬件电路的联合仿真吗？当然也有比较强力的办法：自己已经知道触发逻辑的功能，按照IBIS、Pspice的规范，自己编写相关的模型，这个办法肯定是可以的，不过难度挺高。求大神指导指导，谢谢。 0
2018-6-2 09:44:22　　 2 评论淘帖0 举报相关推荐 • cadence16.5pspice教程 0 • cadence pspice使用说明 0 • Cadence中Verilog语言参考使用教程免费下载 5 • Cadence PSpice仿真技术的优势有哪些 2500 • 请问在Cadence中钻孔重叠如何检查呢？ 3401 • 利用Cadence PSpice仿真防反接电路 2568 • cadence16.5pspice教程全集 0 • PSpice教程：PSpice仿真实践 0 • PSPICE仿真在开关电源中的应用 62 • 请问cadence 中反射仿真看波形的问题 3700 2 条评论 xiaoyou56 2020-11-25 15:55 呜呜，我也遇到这个问题了。请问你解决了吗赞回复举报郑荣魁回复 xiaoyou56： 2020-12-17 15:34 没有，搞不定，最后就没这么仿真了；直接理论计算，差不多就实测验证了；搞了好几年。赞回复举报