xiaohui的回答_可编程逻辑,通信网络,hardware engineer - 电子技术论坛 - 广受欢迎的专业电子论坛!

发帖

xiaohui

经验：积分：46

hardware engineer nokia

浙江省杭州市丨设计开发工程

查看完整档案 >>

+关注发私信

他的提问 0 他的回答 6 去回答

回答了问题 2019-1-30 11:18

Xilinx ISE环境，三态总线例程描述，两个源程序如下，仿真不对，求大神指教

撒大声地
工程师东北大学

你第一个模块的输出dout在多个always语句里面赋值了，这是非法的，编译器应该至少会报告警吧，正常应该报错误的。编译器估计就选择了第一个always执行，后面的就忽略了。这种一般组合逻辑加case比较合理。 ...
回答了问题 2019-1-23 16:15

ISE14.7时钟IP核使用，输出时钟恒为0

李江宇

查查reset控制是不是用反了，reset是那个时钟域产生的，不要用生成的时钟来驱动reset
回答了问题 2019-1-23 16:09

多个FPGA小系统板的同步问题。

冯萌馨
学生

驱动多少个都没多大关系，只要管脚够。可以通过DDIO控制输出延时。输出的频率多少呢？相位关系可以通过传递时间信息来计算延时补偿的，或者直接通过线路延时加进去就可以补偿了，只要控制要输入用专用时钟管脚，输出 ...
回答了问题 2019-1-7 15:35

在生成bit文件时出错，麻烦各位前辈指教一下

lym1210
学生

这个里面所有的input至少都需要赋值，DATAIN也应该给个输入。
回答了问题 2018-11-28 17:45

verilog的if语句问题

yahazadzh
学习

这个就是时序逻辑和组合逻辑的区别了，也就是为什么我们在很多时候在时序逻辑赋值的时候会加一个延时，仅仅就是为了让仿真看上去更舒服。实际上如下所示，b是会在时钟的上升沿的之后一点点的位置才有效的，而仿真工 ...
回答了问题 2018-10-11 18:12

400M时钟时序问题

李大家
北京冠中思创

是用的后仿么？这个是延时差异导致的反转时间快慢，没有关系的，同步逻辑只要关注上升沿有效范围内的值稳定就可以了

ta 的专栏

关注

粉丝

关闭

站长推荐 /6

返回顶部

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航