发 帖  
  • 回答了问题 2020-6-2 14:41

    如何改变输出信号电压

    jprovidenza写道:我已经建议使用分频器 - OP说他不能这样做。 约翰P.  啊,对不起,错过了...... 他是SOL。 ----------------------------是的,我这样做是为了谋生。 ...
  • 回答了问题 2020-6-2 14:14

    如何改变输出信号电压

    jmonteiro-dme写道:非常感谢,我已经看到引脚充满了2.5V(bank 6)。 :) 我怎么知道是否有一个标准将其输出电压除以(或者更低)到1V或更低?  嗯,一个简单的电阻分压器可以工作,具体取决于负载要求。 带有高速 ...
  • 回答了问题 2020-6-2 12:41

    BRAM的最高速度是多少

    code_slave写道: 您的回复有两个主要问题: 1.哪个数据表? 嗯,您正在使用的特定设备的数据表。 2. Block Ram(BRAM)V1.00a DS444未提及时钟频率,如果地址在下降沿/上升沿输入器件,它是否提及,也没有提到输出 ...
  • 回答了问题 2020-6-2 12:04

    BRAM的最高速度是多少

    code_slave写道:嗨, 考虑到所有因素,设备BRAM的最高速度是多少,它是FPGA速度的25/50 / 75%? 是的我知道外部延迟和路由将最终控制最大值,但有任何技术考虑因素表明BRAM只能以设备速度的百分比计时。 C。  我 ...
  • 回答了问题 2020-6-2 08:30

    什么是实施/代码错误

    prakash97写道:大家好,  以下是一个COUNTER的代码,其模数可以通过MSI输入从1改为10 ...... 我已经在Virtex 4 XC4VLX160上使用Xilinx 9.1i实现了代码,输入时钟频率为125 MHz。 关于o / p频率即可获得除mod 1之外 ...
  • 回答了问题 2020-6-2 07:50

    使用ML510上的sysmon的传感器有什么建议

    ucarson写道:我目前正在开发一个项目,使用ML510连接系统监视器,并想知道是否有人使用sysmonhadany建议传感器,以便我可以使用已知已经使用系统的传感器验证我的设计 好好监控。 哪些传感器适合您的项目? 任何建 ...
  • 回答了问题 2020-6-1 17:18

    PLL属性更改后时序失败怎么办?

    czhe写道:你好, 我也很好奇为什么在我实例化PLL_BASE时错误消息会引用PLL_ADV。  因为PLL_BASE是PLL_ADV的子集。 这些工具会自动将前者的实例转换为后者。 -一个 ----------------------------是的,我这样做是为 ...
  • 回答了问题 2020-5-22 09:05

    带内部ADC的FPGA的最高速度和分辨率是多少?

    大多数ADC需要1位DAC,因此我们需要外部无源元件作为电阻和电容来实现这一点。 知道他们是如何在fpga上制作的吗?!!!
  • 回答了问题 2020-5-22 08:54

    带内部ADC的FPGA的最高速度和分辨率是多少?

    herwis写道: 嗨, 任何人都会向我提供任何内置ADC的FPGA数据表。 此外,任何带内部ADC的FPGA的最高速度和分辨率是多少? 谢谢 好吧,在这里预订,但Actel有他们的Fusion和SmartFusion设备,它们都有SAR和sigma-delt ...
  • 回答了问题 2020-5-22 08:41

    带内部ADC的FPGA的最高速度和分辨率是多少?

    谢谢...
  • 回答了问题 2020-5-19 08:55

    怎么通过GTX SMA连接器进行FPGA通信?

    奥斯汀写道: b, 他们是客户...... 我知道,作为我的一位聪明的工程师朋友喜欢说,“顾客总是对的,即使他们错了。” ... ... 但我笑了! ----------------------------是的,我这样做是为了谋生。 ...
  • 回答了问题 2020-5-19 08:32

    怎么通过GTX SMA连接器进行FPGA通信?

    amruta.jadhav写道: 嗨, 我是Amruta。我是Xilink Kintex 7 FPGA板。 是否可以将天线连接到GTX SMA连接器,如果是,配置它的步骤是什么。 对不起,这让我笑了! ----------------------------是的,我这样做是为了 ...
  • 回答了问题 2020-5-12 07:49

    LVDS输入转换为幕后的std_logic在哪里找?

    dabell-cc写道:在这段代码中,O和OB端口似乎是std_logic,是标准吗? 缓冲区的端口声明为std_logic,因为这是表示真实数字逻辑情况的最常用类型。 ----------------------------是的,我这样做是为了谋生。 ...
  • 回答了问题 2020-5-1 11:36

    求GY-85的资料以及其和msp430 i2c通信的代码

    这种就是个最简单的I2C通信,直接去TI 的SDK里面找个范例改一下就行
  • 回答了问题 2020-4-6 15:37

    编译ABEL文件与提供的.jed文件不完全匹配

    方程式“DSACK1b主动否定 wait_state.clk =!clk25; !wait_state:=!cs4b; dsack1b.oe = cs4b& !wait_state; dsack1b = 1; CPLD与哪个处理器交谈? 一个68000型的东西? dsackb信号为漏极开路且低电平有效 ...
ta 的专栏
关闭

站长推荐 上一条 /9 下一条

返回顶部