姚庭芳的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

发帖

姚庭芳

经验：积分：148

查看完整档案 >>

+关注发私信

他的提问 52 他的回答 661 去回答

回答了问题 2019-4-25 09:25

使用PLL生成时钟

www033

你好@ enslaved46 你是对的。使用ODDR转发时钟可以改善输出时钟的不确定性。谢谢，维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中 ...
回答了问题 2019-4-25 08:55

使用PLL生成时钟

www033

你好@ enslaved46 由于您要将时钟转发出FPGA，因此建议使用ODDR进行时钟转发。看起来您正在使用ILA探测PLL输出。如果是这种情况，请确保连接到调试集线器的时钟是PLL输出的2倍。你使用的是哪种设备？还有Vivado ...
回答了问题 2019-4-24 08:01

Vivado 2016.2在opt_design期间崩溃

充电搜索

你好@ sgarneau 使用以下tcl命令将多线程选项更改为1后，是否可以尝试运行opt_design： set_param general.maxThreads 1 谢谢，维奈 -------------------------------------------------- ----------------------- ...
回答了问题 2019-4-22 15:28

是否有任何预先配置的SDCard Linux映像

7vyydyfwef

喜@ LSC-UNICAMP 请查看此链接：http：//www.wiki.xilinx.com/Zynq+2016.4+Release 谢谢，维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Goog ...
回答了问题 2019-4-18 12:50

chipscope pro警告：未连接Xilinx Platform USB电缆

zerocq

嗨@harsh_gugale 1. ISE 14.7不支持Windows 10操作系统。 2.您是否成功安装了电缆驱动程序？ 3.尝试使用iMPACT连接电路板。谢谢，维奈 -------------------------------------------------- -------------------- ...
回答了问题 2019-4-15 10:27

在层次结构中重命名.vhdl文件是否可行？

yx19911127

你好@hfbroady 1.正常重命名文件，即不在Vivado GUI中。 2.使用“添加源”将重命名的文件添加到Vivado 谢谢，维奈 -------------------------------------------------- ---------------------------------------- ...
回答了问题 2019-4-15 10:21

在层次结构中重命名.vhdl文件是否可行？

yx19911127

你好@hfbroady 1.正常重命名文件，即不在Vivado GUI中。 2.使用“添加源”将重命名的文件添加到Vivado 谢谢，维奈 -------------------------------------------------- ---------------------------------------- ...
回答了问题 2019-4-12 06:57

串口调试助手弹出error reading comm device

kilby_suzhou

系统不兼容.在本论坛搜索一下串口调试助手,下载其他的试试(比如丁丁的sscom)
回答了问题 2019-4-11 14:36

适用于XC9500的工具

胡bbs5

你好@ hdelman 查看此答复记录：http：//www.xilinx.com/support/answers/15938.html 最新的ISE 14.7也支持XC9500设备。查看ISE 14.7的发行说明（表2-1）：http：//www.xilinx.com/support/documentation/sw_manual ...
回答了问题 2019-4-11 14:21

适用于XC9500的工具

胡bbs5

你好@ hdelman 查看此答复记录：http：//www.xilinx.com/support/answers/15938.html 最新的ISE 14.7也支持XC9500设备。查看ISE 14.7的发行说明（表2-1）：http：//www.xilinx.com/support/documentation/sw_manual ...
回答了问题 2019-4-10 10:57

信号处理模块在硬件上出现故障

sdfasda

你好@ gvirbila 检查处理模块的时间。运行后实现时序模拟是一个好主意。谢谢，维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入 ...
回答了问题 2019-4-8 11:10

请问ucgui中GUI_SetBkColor和WM_SetDesktopColor有什么区别？

hongqiaolian

肯定会被覆盖。。。用控件或者在回调函数里面写
回答了问题 2019-4-8 09:20

怎么从ISE 14.1 SmartXplorer运行PAR

aaaa321

你好@ zubin_kumar31 我建议你对设计进行无约束的时序分析，并检查时序问题。谢谢，维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中 ...
回答了问题 2019-4-4 21:21

KIntex 7 GTX是否可以使用相邻四边形的两个参考时钟？

asd008

你好，对于Q2，请参阅第页码中的端口说明。 UG476的第37和38页。对于Q3，是的，你可以交换。谢谢，维奈 -------------------------------------------------- ------------------------------------------您是 ...
回答了问题 2019-4-4 20:51

KIntex 7 GTX是否可以使用相邻四边形的两个参考时钟？

asd008

你好，请参阅下面的查询答案。是的 2.如果使用MGTREFCLK0和MGTREFCLK1驱动低于或高于四路的GT，则可以使用GT的GTREFCLK0和GTREFCLK1来路由时钟。 3.你为什么要交换？谢谢，维奈 ------------------------------- ...

1 ...上一页 16 17 18 192021 22 23 24 ... 45 / 45 页下一页

ta 的专栏

关注

粉丝

关闭

站长推荐 /9

返回顶部

- 厂商专区: 飞凌嵌入式

瑞萨单片机论坛

米尔电子

Aigtek安泰电子

斯丹麦德电子

芯佰微电子

其利天下技术小组

道生物联技术社区

视美泰

FCom富士晶振

大大通

合众恒跃

进迭时空

RT-Thread论坛

EASY-EAI灵眸科技

- 技术社区: 张飞电子技术社区

KaihongOS技术社区

FPGA开发者技术社区

RISC-V MCU技术社区

HarmonyOS技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

+ 元器件搜索引擎: 元器件搜索引擎

time

recommend

hot

post

—
—
—

版
块
导
航