完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我不确定如何隔离我遇到的问题。
我有一个我设计的信号处理模块。 从行为建模方面来看,设计在功能上是正确的。 为了在硬件上测试模块,我用一个包含PCIe接口的顶层模块包装它,以便通过设计流式传输数据,只有信号处理模块在硬件上出现故障。 我已经运行了较小版本的信号处理模块,这些模块已经在硬件上产生了正确的行为。 我的问题是如何验证信号处理模块的实现版本? 我是否将其作为上下文模块运行,以便进行后期合成或后期实施模拟? 谢谢。 加布里埃尔 以上来自于谷歌翻译 以下为原文 I am not sure on how to isolate the issue I am experiencing. I have a signal processing module that I have designed. The design is functionally correct from behaviour modeling aspect. To test the module on hardware, I wrap it with a top level module that incorporates a PCIe interface in order to stream data through the design, only the signal processing module fails on hardware. I have run smaller versions of the signal processing module that have resulted in correct behaviour on hardware. My question is how do I go about validating the implemented version of the signal processing module? Do I run it as an out-of-context module so I can do post-synthesis or post-implementation simulation? Thanks. Gabriel |
|
相关推荐
2个回答
|
|
你好@ gvirbila
检查处理模块的时间。 运行后实现时序模拟是一个好主意。 谢谢, 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 以上来自于谷歌翻译 以下为原文 Hi @gvirbila Check the timing of the processing module. Running post-implementation timing simuation is a good idea to start with. Thanks, Vinay -------------------------------------------------------------------------------------------- Have you tried typing your question in Google? If not you should before posting. Also, MARK this is as an answer in case it helped resolve your query/issue.Give kudos to the post that helped you to find the solution. |
|
|
|
谢谢Vinay,
当我感兴趣的模块包含无法模拟的PCIe接口时,如何运行后实现时序仿真? 加布里埃尔 以上来自于谷歌翻译 以下为原文 Thanks Vinay, How do I go about running a post-implementation timing simulation when the module I am interested in is wrapped with PCIe interface that can not be simulated? Gabriel |
|
|
|
只有小组成员才能发言,加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2438 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
767浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
382浏览 1评论
1974浏览 0评论
691浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-28 08:07 , Processed in 1.210915 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号