张奥的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

张奥

经验：积分：126

查看完整档案 >>

+关注发私信

他的提问 45 他的回答 407 去回答

回答了问题 2019-11-7 09:10

如何在块存储器中写入和读取矩阵？

vynywrwr

好，我觉得你很清楚。另外我认为已确认640X480无法存储在BRAM / Dist RAM中。那么请您在这篇文章中详细说明您需要的其他信息，以便我们能够为您提供帮助。问候， Vanitha。 ------------------------------------ ...
回答了问题 2019-11-7 09:03

请问memory_initialization_radix的值是多少？

vynywrwr

嗨，我相信你不能输入ASCII文件来启动内存。有关支持的基数类型，请参阅PG058 memory_initialization_radix：memory_initialization_vector中值的基数。有效选择为2,10或16。您需要将ASCII转换为十六进制，然后 ...
回答了问题 2019-11-7 08:37

如何在块存储器中写入和读取矩阵？

vynywrwr

嗨，这可以通过地址映射来实现，例如你有128像素和128行BRAM配置了24位写入/读取数据。内存将有14个地址线，你可以映射（7 downto 0）用于pxel寻址和（13 downto 8）用于行寻址如果你必须访问（32,32）像素，那么 ...
回答了问题 2019-11-7 08:20

如何对VCCO，VCCINT和VCCAUX的PCB上安装的virtex 5进行测试？

laoxuejiu

谢谢Gabor，我没注意到他只有一个输入和输出。 Marc，如果你的设备必须处理LVDS信号，请使用Gabor所说的IBUFDS和OBUFDS实例，否则如果你只是想测试你的FPGA是否工作，那么请使用简单的计数器设计并检查你是否是能够 ...
回答了问题 2019-11-7 08:16

如何在块存储器中写入和读取矩阵？

vynywrwr

嗨，如果您的屏幕分辨率为640X40，并且您有3种颜色，每种颜色需要8位 650X480 * 24 = 7200kb，但您的设备（Spartan-6 LX45T）只有401Kb（分布式RAM）+ 2088Kb（BRAM），所以我认为这还不够。要么选择2088Kb的帧大 ...
回答了问题 2019-11-7 07:47

如何在块存储器中写入和读取矩阵？

vynywrwr

嗨，你的图像/视频分辨率是多少？你需要多少记忆？如果空间不够，你的意思是所有的Luts都被占用了吗？你使用的是哪种设备？如果你通过corgen生成内存，你可以选择块内存，你尝试过但仍然不够吗？问候， Vanith ...
回答了问题 2019-11-7 07:27

如何对VCCO，VCCINT和VCCAUX的PCB上安装的virtex 5进行测试？

laoxuejiu

嗨，抱歉打字错误，是的我在那里提到了水晶钟。您可以通过Project Navigator中的Bitgen属性设置未使用的I / O的状态。右键单击“Generate Programming File”并选择“Process Properties ...” - > Configuration ...
回答了问题 2019-11-7 07:00

如何对VCCO，VCCINT和VCCAUX的PCB上安装的virtex 5进行测试？

laoxuejiu

嗨，我认为你需要在你的ucf中设置IOSTANDARD以及位置限制。您是否看到完成引脚变为高电平表示器件已编程？未使用的引脚有哪些bigen选项？你能尝试在任何引脚上驱动常数'1'或'0'吗？你能驾驶你的电路板晶体**哔 ...
回答了问题 2019-11-7 06:35

如何对VCCO，VCCINT和VCCAUX的PCB上安装的virtex 5进行测试？

laoxuejiu

嗨，你的简单设计不需要考虑缓冲或glocbal时钟你在IO1_N8_A2_D18_CC上开什么信号，你怎么看IO2_N1_A24_CC？问候， Vanitha。 -------------------------------------------------- ---------------------------- ...
回答了问题 2019-11-6 10:10

请问我对那些未使用的配置引脚做了什么？

小幸运多幸运

嗨，任何未使用的引脚都可以保持未连接或接地。有关其他选项，请参阅以下链接，您可以在配置选项中选择上拉/下拉/浮动。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/pp_db_configuration_o ...
回答了问题 2019-11-6 09:53

请问我对那些未使用的配置引脚做了什么？

小幸运多幸运

嗨，任何未使用的引脚都可以保持未连接或接地。有关其他选项，请参阅以下链接，您可以在配置选项中选择上拉/下拉/浮动。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/pp_db_configuration_o ...
回答了问题 2019-11-6 09:36

语句不可合成该怎么办？

cnibooji

嗨，如果rising_edge（clk）将不会有其他或elsif部分，它总是如此。请通过ISE或Vivado中的VHDL模板或任何VHDL书籍来编写指南lin UG下面也会帮到你。 http://www.xilinx.com/support/documentation/sw_manuals/xili ...
回答了问题 2019-11-6 09:16

语句不可合成该怎么办？

cnibooji

嗨，如果rising_edge（clk）将没有任何其他内容，请评论别的温度 FPGA中的触发器是正边沿或负边沿的一个边缘，因此具有其他部分不是一个难以理解的逻辑。问候， Vanitha。 ------------------------------------- ...
回答了问题 2019-11-6 09:04

Windows 8中Webpack ISE的许可证页面无法进入该怎么办？

Elva_chen

嗨，对于任何ISE版本，Windows 8都不是受支持的操作系统，有一个路线图可以支持Vivado。请使用发行说明中指定的受支持的操作系统，如果发现错误，请使用recehck。 http://www.xilinx.com/support/documentation/sw ...
回答了问题 2019-11-6 08:53

语句不可合成该怎么办？

cnibooji

嗨，如果rising_edge（clk）将没有任何其他内容，请评论别的温度 FPGA中的触发器是正边沿或负边沿的一个边缘，因此具有其他部分不是一个难以理解的逻辑。问候， Vanitha。 ------------------------------------- ...

1 ...上一页 10 11 12 131415 16 17 18 ... 28 / 28 页下一页

ta 的专栏

关注

粉丝

搜索历史

站长推荐 /6