完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
嗨，
你的简单设计不需要考虑缓冲或glocbal时钟 你在IO1_N8_A2_D18_CC上开什么信号，你怎么看IO2_N1_A24_CC？ 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
|
|
|
|
|
|
嗨，
我认为你需要在你的ucf中设置IOSTANDARD以及位置限制。 您是否看到完成引脚变为高电平表示器件已编程？ 未使用的引脚有哪些bigen选项？ 你能尝试在任何引脚上驱动常数'1'或'0'吗？ 你能驾驶你的电路板晶体**哔哔**在引脚上并能够输出吗？ 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
嗨 -
以下是我的回复 - 您是否看到完成引脚变为高电平表示器件已编程？ - 是的 未使用的引脚有哪些bigen选项？ 我没有在设计中设置任何其他东西 - 我应该设置什么？ 你能尝试在任何引脚上驱动常数'1'或'0'吗？ 我们会试试这个 你能驾驶你的电路板晶体**哔哔**在引脚上并能够输出吗？ 你指的是时钟吗？ 谢谢！ |
|
|
|
|
|
嗨，
抱歉打字错误，是的我在那里提到了水晶钟。 您可以通过Project Navigator中的Bitgen属性设置未使用的I / O的状态。 右键单击“Generate Programming File”并选择“Process Properties ...” - > Configuration Options - > Unused IOB Pins。 下拉默认值。 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
谢谢。
我们将采用另一个干净的芯片，并且只希望将最低要求用于JTAG - 我们希望知道功耗和JTAG要求作为实验，因此我们确保编程成功。 它只是VCCO VCCINT和VCCAUX和JTAG引脚和地？ 我们需要其他引脚定义吗？ -Marc |
|
|
|
|
|
mwsys01写道：
嗨Vanitha。 我正在使用LVDS输入信号进入输入引脚，并使用探头检查输出到我的振荡器。 谢谢， -Marc LVDS信号需要两个引脚。 与其他一些工具（例如Lattice Diamond）不同，Xilinx工具要求您实例化差分缓冲区并将两个引脚连接到缓冲区。 有关输入的信息，请参阅Libraries指南，了解如何实例化IBUFDS。 LVDS输出需要OBUFDS。 你无法推断出这些结构，必须对它们进行实例化。 您还应该知道LVDS信号需要使用IO引脚对，正负极侧连接起来，以匹配封装和引脚分配指南中给出的引脚极性。 - Gabor |
|
|
|
|
|
谢谢Gabor，我没注意到他只有一个输入和输出。
Marc，如果你的设备必须处理LVDS信号，请使用Gabor所说的IBUFDS和OBUFDS实例，否则如果你只是想测试你的FPGA是否工作，那么请使用简单的计数器设计并检查你是否是 能够看到输出。 您可以在语言结构的综合选项卡下看到比较器，计数器和许多简单构造。 >>它只是VCCO VCCINT和VCCAUX和JTAG引脚和地？ 我们需要其他引脚定义吗？ - 这些是主要的，但你需要根据电路板上连接的接口检查所有其他引脚，请参考DS022了解推荐的工作条件。 问候， Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2389 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2440 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
768浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2108
评论
淘帖
2816
