李森的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

李森

经验：积分：116

查看完整档案 >>

+关注发私信

他的提问 41 他的回答 995 去回答

回答了问题 2020-7-19 13:21

KC705电源问题的解决办法？

djwfwf

您的利用率非常高，瓦数似乎相当低。您在运行设计时的频率和切换率是多少？如果您使用ChipScope监控设备温度，它会告诉您什么？ ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝 ...
回答了问题 2020-7-18 20:20

km705的xm105调试卡问题怎么解决

fichesw

>我尝试将xm105调试卡与kintex7 KC705评估板一起使用，但我不能，什么问题？ ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com ...
回答了问题 2020-7-17 14:19

DIFF_SSTL15由LVDS驱动的问题如何解答

h1654155957.9471

您正在将数据表的不同部分混合在一起。您从UG471引用的信息是正确的，但是您将Dm_SSTL15的Vicm编号（表10）替换为表11中找到的LVDS_25的正确编号。如果您只是坚持表11中的值会得到解决。根据AC701评估板用户指南U ...
回答了问题 2020-7-17 07:49

7系列SRCC应用问题如何解决

A一伟到A

请重新阅读avrum的帖子＃15。帧输入不应用于为ISERD提供时钟，它应仅用作对齐位。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com ...
回答了问题 2020-7-17 06:52

7系列SRCC应用问题如何解决

A一伟到A

连接应该只是BUFG。如果您使用BUFG-> BUFIO，则会出现路由错误，因为无法进行此连接。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com ...
回答了问题 2020-7-17 06:33

7系列SRCC应用问题如何解决

A一伟到A

SRCC和MRCC不直接路由到ISERDES，但它们确实限制了与时钟缓冲器的连接。允许的连接记录在表1-1中的7系列时钟资源用户指南UG472中。如果您的接口时序允许使用BUFG连接而不是BUFMR-> BUFIO连接，那么您可以，如果没 ...
回答了问题 2020-7-16 10:31

V7 690T板的JTAG问题如何解决

Joyalar

>我很困惑...... 我不确定你对此感到困惑。当AR＃41782用作输出（主模式）时，它指的是CCLK。在这种状态下，配置逻辑不再使用外部CCLK的值，因此它“免受”反映返回。这并不需要确保接收CCLK的从设备正确端接并具 ...
回答了问题 2020-7-16 10:14

如何在Kintex-7设计上测量VCCINT的静态电流？

cknz

>远低于数据表中列出的值（测量~100 mA，而DS182测量为810 mA）。 DS182中的数字是结温为85℃。这在你的系统中是一样的吗？ > DS182的测量结果如何？表中所列条件下各部分的平均值。 ------您是否尝试在Google中输 ...
回答了问题 2020-7-16 09:47

如何在Kintex-7设计上测量VCCINT的静态电流？

cknz

配置的空白与未配置的空白不同。当配置逻辑正在运行并等待比特流时，未配置状态将具有更高的电流。空白设计意味着设计中不存在难以实现的逻辑元素。仅包含单个输入和输出缓冲区的设计应与空白设计无法区分，前提 ...
回答了问题 2020-7-16 09:31

V7 690T板的JTAG问题如何解决

Joyalar

>如果我错了，请纠正我。好的，你错了。 :-) 没有一个电路可以集成到一个可以解决每个PCB级信号完整性问题的设备中。考虑到手头的JTAG接口，它是部分分布式（TCK，TMS）和部分点对点（TDI，TDO）.PC可以有1-100 + ...
回答了问题 2020-7-16 09:09

如何为极光接口/ GTX收发器重新安装PCB布局限制？

h1654155143.8514

7系列GTX用户指南，UG476，有一节关于PCB布局的考虑。任何协议（Aurora，PCIe，XAUI等）都没有特定于布局的要求。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：ww ...
回答了问题 2020-7-16 09:06

V7 690T板的JTAG问题如何解决

Joyalar

我认为奥斯汀在写锅时很困惑，因为所有USB线都包含一个由VREF引脚供电并由电路板供电的电平转换器。此外，所有7系列器件在专用配置库0中支持高达3.3v。虽然您未在原理图片段中显示VCCO_0引脚，但已连接CFGBVS，这是 ...
回答了问题 2020-7-16 08:22

请问同一个四核中的GTX具有相同的数据速率吗？

cmh28

这个设备有56个总收发器，所以是的，这个设计可以实现。如果GTX quad以相同的数据速率运行并且由于共享资源而功率将降低，则设计和PCB实现将更加简单。 ------您是否尝试在Google中输入问题？如果没有，你应该在发 ...
回答了问题 2020-7-16 07:02

如果K-7不支持LVCMOS25上的ORELAYE2，还有另一种方法可以使用这种功能吗？

60user1

ODELAYE2元素仅适用于支持IOSTANDARDS 1.8V的HP库。它不适用于支持LVCMOS25的HR银行。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com ...
回答了问题 2020-7-15 10:57

使用ZC702评估在P21引脚上输出信号,无法在站点P21找到实例'system是怎么回事

胡bbs1

您在单独的帖子中发布了两个非常相似的问题，下次请将它们合并。 > RE：无法在站点P21上找到实例'system_i ...'，非法站点，无法在IO站点上放置FF / Latch 在这种情况下，您有一个应用于寄存器的引脚位置约束（P21） ...

1 ...上一页 3 4 5 6 789 10 11 12 ... 67 / 67 页下一页

ta 的专栏

关注

粉丝

搜索历史

站长推荐 /6