发 帖  
  • 回答了问题 2020-7-27 08:12

    如何确保我的Kintext 7 FPGA使用兼容的外部参考时钟?

    这两个都很好,因为它们不超过1.8V的VCCO值,是的,可以使用内部DIFF_TERM。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com ...
  • 回答了问题 2020-7-26 18:21

    当我将数据从PC发送到FPGA时,是否保存在FPGA的内部存储器中?

    > 1-当我将数据从PC发送到FPGA时,是否保存在FPGA的内部存储器中? 它保存在您为FPGA创建的设计中。 > 2 - 关于连接FPGA和PC,我可以使用哪些方法? 您可以使用PC支持的任何常用方法,FPGA板上的硬件以及为FPGA创建 ...
  • 回答了问题 2020-7-26 13:46

    请问如何将GS3440与GTX端口连接?

    建议将GTX接收器用于交流耦合。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com
  • 回答了问题 2020-7-26 13:43

    2个PCIE PHY在FPGA中连接可能实现吗?

    >我可以在同一个FPGA内部直接连接2个PCIE PHY 无法将一个GT的TX输出连接到设备中另一个GT的RX输入。 您必须在电路板上建立此连接。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? ...
  • 回答了问题 2020-7-26 13:12

    2个PCIE PHY在FPGA中连接可能实现吗?

    >我可以在同一个FPGA内部直接连接2个PCIE PHY 无法将一个GT的TX输出连接到设备中另一个GT的RX输入。 您必须在电路板上建立此连接。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? ...
  • 回答了问题 2020-7-26 10:22

    使用相同的.mcs文件编程完成FPGA时单热状态机出现不可能的状态的原因?

    >总是@(posedge Sys_clk或negedge Sys_rstn) 应该很少使用异步复位,并且我永远不会将它们与同步FSM一起使用,因为在断言和解除断言之间总会存在时序偏差,这可能会导致失败。 尝试从您的设计中删除它。 ------您 ...
  • 回答了问题 2020-7-26 10:10

    xc7k325t -ffg676 -1的IIC EEPEOM地址哪里找?

    您需要阅读用于查找此信息的电路板的用户指南或原理图。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com ...
  • 回答了问题 2020-7-25 11:50

    如何在用户代码中定义“Startup”元素

    无法模拟启动块。 GSR是配置启动序列的一部分,与软件几乎没有关系。 只有在真正需要的情况下,才应在设计中实例化启动块。 路由复位网络优先用于设计以更好地控制GSR。 ------您是否尝试在Google中输入问题? 如果 ...
  • 回答了问题 2020-7-25 11:34

    如何在用户代码中定义“Startup”元素

    您可以在7系列库指南UG768中找到STARTUP_E2块的文档。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com ...
  • 回答了问题 2020-7-25 11:19

    72位DDR3设计在1.35V时我们应该会遇到问题吗?

    这看起来很好。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com
  • 回答了问题 2020-7-25 10:45

    72位DDR3设计在1.35V时我们应该会遇到问题吗?

    LVDS输入与1.35V的VCCO不兼容,因为你会在高端产生削波。 由于这是一个时钟信号,你可以交流耦合线和DC偏置输出到较低的水平( ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试 ...
  • 回答了问题 2020-7-25 06:34

    Xilinx XC7A35T-CSG325(Artix 7)和CFGBVS引脚疑问的解答?

    >在配置期间,15号组的电压会受到影响,还是会在1.8V时保持稳定? 这个环境(VCCO_0 = 3.3V,VCCO_14 = 3.3V,VCCO_15 = 1.8V,CFGBVS = 3.3V)没问题,因为你没有使用bank 15中的任何引脚作为配置接口的一部分。 -- ...
  • 回答了问题 2020-7-25 06:12

    COMMON模块能不能在FPGA中工作?

    听起来你可能有引脚问题。 验证引脚分配报告是否与原理图相匹配。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com ...
  • 回答了问题 2020-7-24 16:24

    请问Kintex 7如何使用收发器生成8 Gb / s时钟?

    时钟和收发器的位置限制与KC705 GTX SMA端口匹配,但除此之外我不能说出问题所在。 您需要带出一些调试信号,以确定GTX是否已经复位并且数据是否正确发送到TXDATA端口。 ------您是否尝试在Google中输入问题? 如果 ...
  • 回答了问题 2020-7-24 16:06

    请问Kintex 7如何使用收发器生成8 Gb / s时钟?

    > -does txusrclk必须和gtrefclk一样? 请阅读UG476中的“TXUSRCLK和TXUSRCLK2生成”部分以便更好地理解。 在从GTX向导生成示例设计时,确切知道您所做的事情,您应用于电路板和外部连接的约束(您在第一篇文章和范 ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部