发 帖  
  • 回答了问题 2019-7-15 08:17

    如何解决SP-6和Vref生成的DDR SDRAM终端方案?

    我之前已经将Spartan 6连接到DDR SDRAM,看看我的原理图和UCF文件: http://www.sioi.com.au/shop/product_info.php/cPath/24/products_id/48 我采用的方法主要使用Spartan 6内置终端,时钟的DRAM端只有3个外部电阻 ...
  • 回答了问题 2019-7-15 07:45

    如何解决SP-6和Vref生成的DDR SDRAM终端方案?

    只是为了获取信息,如果我使用了spartan-3那么我应该使用外部并行和串联终端来进行DQ& 地址线的DQSand并行端接如io看到的inSP3 PCIe启动器原理图.... 对于Spartan 3到单个DDR1(即点对点),我建议: 信号FPGA ...
  • 回答了问题 2019-7-9 08:55

    请问DSP的硬件设计和其他的电路板有什么区别?

    楼主提到的问题与PCB相关的,我就说说跟PCB相关的 1. DSP与SRAM/SDRAM/NandFlash,需要保证 地址线等长,数据线等长,且线间距遵守3W。为保证阻抗匹配可以用仿真软件计算线宽线间距 2. PCB叠层设计,理论上是层 ...
  • 回答了问题 2019-7-8 16:53

    高频三极管开关得到的PWM失真

    学生
    上图片看一下
  • 回答了问题 2019-7-4 09:01

    利用DSP和FPGA技术的低信噪比雷达信号检测设计介绍

     4 雷达信号的FPGA检测方法   DSP处理器计算出雷达信号的判决门限值,FPGA芯片根据门限值从高速A/D转换器的转换结果中提取出雷达信号,检测方法有两种。   4.1 多样本检测方法   多样本检测方法即从N个 ...
  • 回答了问题 2019-7-3 11:18

    请教一个单向可控硅电路的控制问题

    可否推荐一款可替换、可用于此电路的光耦?谢谢
  • 回答了问题 2019-7-3 11:17

    请教一个单向可控硅电路的控制问题

    不是有R4在限流、分压吗
  • 回答了问题 2019-7-3 09:04

    v3.40复制项目有时会起作用

    我发现,只有复制主项目时,复制项目才正常工作。 以上来自于百度翻译 以下为原文 I have found that copy project only works correctly, if you are copying the Main project.   ...
  • 回答了问题 2019-6-27 14:23

    基于Spartan-3 FPGA的高性能DSP功能实现

    针对DSP而优化 赛灵思公司的Spartan-3器件采用90nm工艺技术以及300mm晶圆,大大降低了FPGA的成本。与此同时,这些器件还包括诸如嵌入式18×18位乘法器、大块存储器(18kb)、分布式RAM以及移位寄存器等关键DSP资源。 ...
  • 回答了问题 2019-6-24 09:08

    射频电路设计的常见问题及经验总结

    四、高频PCB设计技巧和方法 1、传输线拐角要采用45°角,以降低回损 2、要采用绝缘常数值按层次严格受控的高性能绝缘电路板。这种方法有利于对绝缘材料与邻近布线之间的电磁场进行有效管理。 3、要完善有关高精度蚀 ...
  • 回答了问题 2019-6-18 16:04

    转移IOCLK而不是使用IODELAY2

    我的猜测是模拟模型不完整。 正如Bob建议的那样,获得一个好答案的最佳机会是打开一个webcase。 以上来自于谷歌翻译 以下为原文 My guess is that the simulation model is incomplete. As Bob has suggested, yo ...
  • 回答了问题 2019-6-18 14:59

    转移IOCLK而不是使用IODELAY2

    我在这里知识的边界,所以我不确定我的答案将是100%正确的。 我目前的项目使用的是我们正在讨论的电路类型,但该项目仅处于早期RTL开发阶段,因此我正在积极学习该领域。 阅读UG382(v1.6)pp53-55,在我看来,如果 ...
  • 回答了问题 2019-6-18 14:32

    转移IOCLK而不是使用IODELAY2

    是的,PLL_ADV plusBUFPLL是一个很好的时钟解决方案 - 高达1080 Mbps(-3)SDR,并且正确生成SERDESSTROBE。 但请注意以下几点: * PLL_ADV重新配置文档记录不清,有点乱 - 请参阅xapp879了解所涉及的内容。 *修改阶 ...
  • 回答了问题 2019-6-18 10:53

    请问我这个情况是操作问题还是板子的问题呢?

    有按字母,是板子有时就会出现视频中说的效果,但大多时候按视频步骤来就是白屏的。在烧写了内核和根文件系统后,reset后,还是白屏,没有视频中说的出现企鹅也没有出现要让校验的点。 ...
  • 回答了问题 2019-6-18 10:18

    BUFGMUX定时时钟偏差太大

    这是一些想法。 也许他们会有所帮助,取决于你的申请: 1.使用FPGA的部分或完全重新配置。 完全重新配置需要时间,但如果您能够承担重新配置时间并且在Flash中有足够的空间用于额外的FPGA映像,那么这是一个简单的解 ...
ta 的专栏

谁来看过他

关闭

站长推荐 上一条 /6 下一条

返回顶部