ICAP_VIRTEX5的文档哪里下载？

你在问ICAP模板吗？
如果是这种情况，那么以下链接http://www.xilinx.com/support/documentation/sw_manuals_j/xilinx14_4/Virtex5_Library_Guide_14.1_HDL_Templates.zipcan帮助。
_______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。
因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。

谢谢您的回复，
但我从“Virtex-5 Libraries for HDL Designs”获得了这些信息。
我正在寻找的是关于ICAP_VIRTEX5的更多信息，而不仅仅是它的模板，我的意思是关于如何使用它以及如何与其输入/输出交互的信息。
我知道例如输出“busy”用于在最后一个数据包发送序列之后检查ICAP_VIRTEX5是否忙，但我不知道是否必须在每个时钟周期检查此输出或何时进行回读
只是或......
另一个例子，当我回读一个帧时，“O”输出上有41个字，每个时钟周期有一个字，或者每次“忙”变为0？
问候，
Himora

谢谢您的回复，
但我从“Virtex-5 Libraries for HDL Designs”获得了这些信息。
我正在寻找的是关于ICAP_VIRTEX5的更多信息，而不仅仅是它的模板，我的意思是关于如何使用它以及如何与其输入/输出交互的信息。
我知道例如输出“busy”用于在最后一个数据包发送序列之后检查ICAP_VIRTEX5是否忙，但我不知道是否必须在每个时钟周期检查此输出或何时进行回读
只是或......
另一个例子，当我回读一个帧时，“O”输出上有41个字，每个时钟周期有一个字，或者每次“忙”变为0？
问候，
Himora