Virtex6路由失败怎么办

我的设计在ISE工具的平台阶段崩溃了。
ISE版本是12.1。
在XV6VLX760中，逻辑控制切片为88％
失败消息是部分路由设计。
时钟方案只是一种时钟设计。
为什么会发生这种情况，我该怎么做才能避免呢？
XV6VLX760有错误吗？

2020-6-2 17:16:38

hsahn，
对于FPGA来说，88％满的部分将被认为是非常满的。
可能发生的事情是你的部分路由拥塞，工具无法自己找到有效的位置。
可能你需要去Planahead的平面布置工具来帮助你进行平面布置并限制你的设计，以便它适合你。
问候，
卡尔

更多回帖