如何将vc707时钟路由到电路板输出？

亚瑟，
您有没有看过VC707原理图来检查引脚排列？
--------------------------------------------------
-----------------------不要忘记回答，kudo，并接受为解决方案.-------------
--------------------------------------------------
----------

“VC707评估指南”（UG885）中的表1-10记录了J31 / J32 SMA的FPGA引脚位置。
------您是否尝试在Google中输入问题？
如果没有，你应该在发布之前。太多结果？
尝试添加网站：www.xilinx.com

谢谢。
是的，我检查了ug885，并用ucf列表交叉检查时钟表，我弄清楚哪些引脚是什么。
让TX端口输出任何东西仍有问题。
我使用SMA端口MGT CLK作为250MHz的外部时钟输入，这样我就可以将时钟分成一个示波器。
我使用的引脚是AK7＆amp;
AK8。
我情不自禁地觉得我正在做出巨大的疏忽。

ajanders，你知道怎么做吗？
我正在做类似的事情，任何帮助将不胜感激。
谢谢。