AD9959sync_clk时钟输出为输入时钟的1/4

使用的是外部晶振16M，写FR1寄存器能成功。但是通道无输出。
写4倍，sync_clk频率理论应该是16M,但是测量得到15.56M
写8倍，sync_clk频率理论应该是32M,但是测量得到29.4M
写10倍，sync_clk频率理论应该是40M,但是测量得到35.5M
写10倍以上，sync_clk输出频率波形完全不对。

测量 AVDD 、DVDD 为1.95V，测量Reset 为0V,测量Power Down 为0V DVDD_I/O为 3.67 V
 
AD9959芯片手册上有这样一句话：AVDD and DVDD = 1.8 V ± 5%; DVDD_I/O = 3.3 V ± 5%;
 
我所测出的电压是不是会工作不正常？

前面三种情况，请您核查晶振频率的稳定性，标称16MHz，实际测量是多大呢？写10倍以上，VCO频率大于160MHz，这时增益控制（FR1，bit23）应该等于1，并且倍数应该使VCO的频率大于255MHz。

嗯，你好，我所测晶振是16M，
芯片手册上有FR1寄存器这句话：
23  VCO gain control  0 = the low range (system clock below 160 MHz) (default). 
                                1 = the high range (system clock above 255 MHz)
 
照我的理解，在小于160MHz的情况下FR1的23位应该写0.
                    在大于160MHz的情况下FR1的23位应该写1.
是否这样理解，
但是芯片手册上的意思貌似是系统时钟小于160M的时候写0，大于255M的时候写1，那160M到255之间的如何处理呢。