完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我在用户IO中输入时钟时遇到问题。
目前我需要为外部ADC生成一个幅度为3.3 V的24Mhz时钟,但是我的时钟不会达到0V,生成Vpp为2 V的时钟信号。我相信这个问题是输出的引脚转换速率没有问题 反应足够快。 时钟的频率越高,我的Vpp越低。 更甚至是高范围引脚我认为我不会有这种问题,所以我相信我做错了什么。 我使用100Mhz振荡器的Nexys4作为时钟源,之后使用时钟向导IP生成24 Mhz并按照Xilinx文档的建议通过ODDR发送出去。 在VHDL下面的代码段: clkn:clk_wiz_v4_4_0端口映射(CLK_IN1 =>时钟 - 100 MHz时钟源clk_out1 => scki_entrada - 24Mhz时钟输出clk_out2 => bck_entrada); ODDR_in:Oddrgeneric map(DDR_CLK_EDGE =>“OPPOSITE_EDGE” - “OPPOSITE_EDGE”或“SAME_EDGE”INIT =>'0', - Q端口的初始值('1'或'0')SRTYPE =>“SYNC”) - 重置 类型(“ASYNC”或“SYNC”)端口映射(Q => scki_in - 24Mhz时钟输出C => scki_entrada - 24Mhz clockCE =>'1', - 1位时钟使能inputD1 =>'1', - 1 - 位 数据输入(正边沿)D2 =>'0', - 1位数据输入(负边沿)R =>'0', - 1位复位输入S =>'0' - 输入1位设置); 输出时钟引脚配置: IOSTADARD = LVCMOS; SLEW RATE = FAST; PULL_TYPE = PULLUP; DRIVE_STRENGTH = 16; SITE = H1; 我在Xilinx文档和论坛中搜索了很长时间以寻找可能的解决方案,我发现一些帖子与我的问题有相似之处,但任何对我都无能为力。 欢迎任何反馈。 感谢您的关注。 抱歉我的英语不好。 |
|
相关推荐
3个回答
|
|
您应该能够生成一个40ns的时钟,并且在引脚上有正常负载时的设置没有问题。
你是如何连接外部ADC的? 您可能在驱动时钟的IO上有太多负载。 您可以尝试增加DRIVE_STRENGTH值,但可能是您的问题是外部的。 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
|
|
嗨,
我有一个类似的问题,我有一个nexys 3,我想通过一个基本的I / O端口输出一个25MHz的CLK信号(我希望你能说明我的英语不好)。 当我这样做时,我得到的是一个不完整(变形)的CLK信号。 因此,为了试图了解发生了什么,我放了一个较慢的CLK,比如2MHz,我用anoscilloscope注意到信号需要大约250ns进行整流。 (示波器不是问题) (注意:这不是一个处理延迟问题,因为我把一个CLK反相输出只是为了使处理延迟无关紧要) 您或任何人都知道Nexys 3支持的最大频率是什么,用于发出信号? 我发现这是一个问题的原因,我必须做一个VGA控制器,我需要使用25MHz频率的一些信号,并有这个问题我什么也做不了。 请帮帮我,谢谢。 |
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
423浏览 1评论
1523浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
508浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 15:07 , Processed in 1.067089 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号