完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
想测试一下vivado里IP核的clock wizard模块，模式为输入时钟为50M，输出为25M。仿真波形如图所示：有一个问题不明白，就是为什么输出时钟在前面较长一段时间始终输出低电平且存在毛刺。以下是我的仿真代码：
module phase_shift_simu; reg clk_in; reg rst; wire clk_out; phase_shift phase_shift_simu( .clk_in(clk_in), .rst(rst), .clk_out(clk_out) ); initial begin clk_in = 0; rst = 0; #300; rst = 1; end always #10 clk_in = ~clk_in; endmodule 
0
|
|
相关推荐
7个回答
|
|
|
这个你要看一下锁相环的原理了，好3个部分组成，什么什么和什么。。。。。忘了！
|
|
|
|
|
|
所以说，这个是正常的，或者说原理就是这样的，而不是我代码的问题或是其他什么？ |
|
|
|
|
|
不是，你又改不了ipcore的代码，一般ipcore不会出错的，pll你只要保证工作时lock上了并且稳定就没问题
|
|
|
|
|
|
我是指仿真代码啊 |
|
|
|
|
|
没问题啊！不过一般pll都有一个lock信号，仿真的时候也能看到lock一直为高！！！
|
|
|
|
|
|
|
|
|
|
|
|
你的仿真代码里也没例化clock wizard模块啊
|
|
|
2017-7-4 17:05:56
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1446 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1061 浏览 0 评论
2525 浏览 1 评论
2217 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2486 浏览 0 评论
1949 浏览 54 评论
6032 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
22196
淘帖
333
