在顶层导入ooc实现的检查点

嗨，
我有一个实施OOC的模块。
现在我有一个顶级模块，其中此OOC实现的模块作为检查点导入。
在顶层生成了这些OOC模块的许多实例。
现在甚至，顶级模块不是精确的顶级，我的意思是我想运行OOC合成和这个伪顶级模块的实现。
这可能吗？
我正在OOC检查点读取并使用模式out_of_contex和top作为顶部运行synth_design。
我不希望IO缓冲区插入顶部。
我这样做是为了对正常合成和上下文合成之间的时间进行比较研究。
我为重用的ooc模块设置了dont_touch属性。
是否应该为顶级模块设置dont_touch？
接下来的问题是，底层ooc实现中已经读取了约束文件。
顶级重用相同。
我相信没有必要再次读取xdc文件。
另外，在运行top ooc合成之前，是否应该创建一个pblock并将底部ooc模块添加到其中？
最后，是否应将black box属性设置为顶层模块中生成的实例？
这是一个示例代码：
//底层OOC实现模块
（* dont_touch =“true”*）module qpe_dummy（
clk_dnoc_i，
reset_n_dnoc_i，
clk_ref_i，
reset_n_ref_i，
......
）;
//重新生成/生成的顶级：
模块qpe_mesh（
clk_dnoc_i，
reset_n_dnoc_i，
clk_ref_i，
reset_n_ref_i，
scan_mode_i
）;
....
genvar i;
生成
for（i = 0;我请帮忙。
问候
一个热切的学生



以下为原文

Hi,

I have module which is implemented OOC. Now I have a top level module where this OOC implemented module imported as a checkpoint. A number of instances of these OOC modules are generated at the top level. Now even, the top level module is not the exact top level, I mean i want to run OOC synthesis and implementation of this  pseudo top module. Is this possible?

I am reading in the OOC checkpoint and running synth_design with mode out_of_contex and top as top. I dont want IO Buffers to be inserted at the top. I am doing this for a comparison study for the time it takes between normal synthesis and out of context synthesis.

I have dont_touch property set for the reused ooc module. Should dont_touch also be set for the top module?

Next question is, a constraints file is already read in the bottom ooc implementation. The top level reuses the same. I believe there is no need to read the xdc file again.

Also, should a pblock be created and the bottom ooc module be added to this before running top ooc synthesis?

Lastly, should black box attribute be set to the instances being generated in the top module? Here is a sample code:

//Bottom level OOC implemented module(*dont_touch = "true"*) module qpe_dummy(clk_dnoc_i,reset_n_dnoc_i,    clk_ref_i,reset_n_ref_i,......);//Top level in which it is resued/generated:module qpe_mesh(clk_dnoc_i,reset_n_dnoc_i,    clk_ref_i,reset_n_ref_i,scan_mode_i);....genvar i;generatefor(i = 0; i < 5; i=i+1)begin:l_top_mesh(*black_box*)qpe_dummy i_qpe_dummy(....ports);end//l_top_meshendgenerate);endmodulePlease help with this.

Regards
An eager student