请问DATA_CLK是否就是FIR滤波器之后的时钟？

我在使用AD9364的过程中，配置ADC时钟为 245760000 Hz 。我将寄存器[0xA]=0xfa，也就是adcclk 64分频后输出到clkout脚，用示波器在clkout测得波形，大约是3.8M，基本与预期相符。这个从侧面说明adcclk配置正确。
我将寄存器[0x003]=0x5E，按理来说，从Data_clk脚测试的时钟应该是15.36MHz，但是我用示波器实际测得却是31MHz，是预期的两倍，不知道是什么原因造成，还请给一些解决思路。
测试波形如附件。

附件