完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我配置AD9361模式为tdd、lvds模式,TX_FRAME为脉冲模式,参考时钟40M晶振,经过二倍频之后使用。用于发射信号,LO设置为2.4G,ADC_CLK=DAC_CLK=80M。DATA_CLK配置为40M。使用FPGA配置,代码原来是配置为单端模式,tdd。我修改了本征相关配置。
出现如下问题: 1,代码初始时就将设置0X002=DE,0X003=DE。在配置即将结束时,又将0X002=CE,0X003=CE,DATA_CLK才能输出稳定的40M,才能在频谱仪上观察到2.4G的信号,但没有观察到基带信号。 2,我开启两个接受信道,两个抽取滤波器、FIR设置抽取因子为2,才将DATA_CLK变为40M,这是什么原因? 3,由于FB_CLK是40M双沿采样,我将发射数据的时钟设为DATA_CLK的2倍即80M来从FPGA中输出数据,这样是否正确? 求各位大神不吝赐教 邮箱:nielinxin@126.com |
|
相关推荐
2个回答
|
|
您好!请问您BBPLL以及BBPLL的分频分别是多少?BBPLL的频率注意这个分频,再除以HB滤波器和FIR滤波器的抽取因子才得到接口数据率。发射数据率一般不设置为接收数据率的两倍。
|
|
|
|
dang28 发表于 2018-10-15 20:11 好的,受教了。 |
|
|
|
只有小组成员才能发言,加入小组>>
987 浏览 2 评论
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1383 浏览 2 评论
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1937 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
4268 浏览 2 评论
9059 浏览 1 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
1520浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1692浏览 2评论
989浏览 2评论
1666浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1384浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 17:24 , Processed in 0.740345 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号