FPGA|CPLD|ASIC论坛
直播中

叉叉

8年用户 45经验值
擅长:嵌入式技术 处理器/DSP MEMS/传感技术
私信 关注
[问答]

使用user design文件夹下的.v文件，如果编写顶层读写控制程序对mig-39-2.v进行例化，如何操作才能使用sim_tb_top.v仿真文件？

本帖最后由 一只耳朵怪 于 2018-6-22 17:45 编辑

最近在学习DDR3的使用，用的是xilinx的mig-39-2 IP核，仿真并下板调试了example design文件夹里的例子，ddr正常。
但实际是要使用user design文件夹下的.v文件，此时如果编写顶层读写控制程序对mig-39-2.v进行例化，应如何操作才能使用sim_tb_top.v仿真文件，（直接编写一个顶层tb文件，calibration done一直为低）


其实就是，我应如何编写mig的读写控制程序，才能使用其提供的仿真文件对其进行modelsim仿真。



还望高手不吝赐教（江湖救急！！！）

回帖（4）

CHNlyt

2018-6-22 21:00:12
学习学习。。。。
举报

黑桃ACE

2018-6-24 13:24:02
你直接按照AXI4协议的进行读写就可以了
举报

叉叉

2018-6-25 09:29:09
引用: 黑桃ACE 发表于 2018-6-24 13:24
你直接按照AXI4协议的进行读写就可以了

AXI4协议？
这个没用过
举报

叉叉

2018-7-10 13:30:08
已解决，想的太复杂了，对照example design修改就可以了
举报

更多回帖

4 0 0

相关问答

User
发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分