完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
是的 如果是Xilinx的FPGA话可以参照http://wenku.baidu.com/view/a74c02b569dc5022aaea00b9.html
如果是Altera的可以参照http://wenku.baidu.com/view/5a40912eb4daa58da0114a60.html |
|
|
|
用testbench.v文件,或者do文件。更好的选择是testbench.v文件,这样仿真才有意义。
评分
|
||
|
||
1. 建一个总文件夹,如top 2. 为源代码,测试台文件,***各建一文件夹。如src,tb,sim 3. 编写源代码,testbench。如top.v,tb_top.v文件,同时文件名里的模块名与文件名相同,如module top( ), module tb_top( )。 4. 再sim文件夹里加入tb.f文件:../tb/tb_top.v ../src/top.v ../tb/tb_top-y ../src +libext***(这里源代码中可有许多,下一次做的DPLL必须要用第二种) 5. 下面开始***,***,顾名思义要在***文件夹sim中进行。pwd 出现当前目录cd ..当前目录向上一级 cd e:/modelsim进入e盘中的modelsim目录 6. vlib work (建工作库),此时从库文件中含有modelsim自动生成的_into文件。 7. vlog –f tb.f (编译 .v文件),此时库文件加入了top.v 和 tb_top.v模块 8. vsim -voptargs=”+acc” tb_top (在testbench中测试源代码),此时sim文件夹里出现了vsim文件,work文件夹里有一些***文件。同时在modelsim中出现sim项。 9. 右击sim项中的实例名称,点击 add to wave all items indesign 。本例中实例项是inst_top。(cnt inst_top(端口连接) 其中top为实例引用的模块名称,inst_top为实例引用中的实例名称),在wave窗口中出现的信号为/tb_top/clk /tb_top/rstn /tb_top/cnt(它们为连到端口的信号) /tb_top/inst_top/i_clk /tb_top/inst_top/i_rstn /tb_top/inst_top/o_top (它们为模块cnt中定义的端口)。 10. 出现wave窗口,***即可。其中wave窗口中的按钮doom in ,doom out ,doomfull。可调整波形大小。 11. 批处理文件(do文件):quit -sim vlog -f tb.f vsim -voptargs=”+acc” tb_top add wave sim:/tb_top/inst_top/* 保存为sim.do文本文件,它等同于7—9步。
|
|
|
|
好的,谢谢你! |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1421 浏览 1 评论
1215 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
1426 浏览 0 评论
913 浏览 0 评论
2229 浏览 0 评论
1426 浏览 34 评论
5612 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 07:25 , Processed in 0.583066 second(s), Total 86, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号