FPGA|CPLD|ASIC论坛
登录
直播中
兰儿
9年用户
28经验值
擅长:FPGA
私信
关注
[问答]
cyclone V外接DDR3,现想实现硬控,IP核设计生成时出现如下错误
开启该帖子的消息推送
Altera
Cyclone
DDR3
IP核
大家好,应用altera Cyclone V外接DDR3,启用HMC实现硬核控制,IP核在设计生成时出现如下错误:
Error: Error during execu
ti
on of script generate_ed.tcl: fbone_example: "mem_if_al" (ENUM_MEM_IF_AL) "AL_11" is out of range: "AL_0", "AL_1", "AL_2", "AL_3", "AL_4", "AL_5", "AL_6", "AL_7", "AL_8", "AL_9", "AL_10"
Error: Execution of script generate_ed.tcl failed
请问这个错误是由IP核参数设计时,哪个因素引起的?需要怎么修改
第一次弄硬核,谢谢大家啦
回帖
(1)
兰儿
2018-4-26 11:16:09
已经解决。是由于IP核设置时CL设置为11,超过了10的范围
已经解决。是由于IP核设置时CL设置为11,超过了10的范围
举报
更多回帖
rotate(-90deg);
回复
相关问答
Altera
Cyclone
DDR3
IP核
FPGA
外接
DDR3
,引脚配置完成后,编译
出现
如下
错误
2018-04-16
11244
cyclone
V
控制
DDR3
的读写,quartusII配置
DDR3
ip
核
后,如何调用
实现
DDR3
的读写呢,谢谢
2016-01-14
23069
硬件设计为
cyclone
V
FPGA控制
DDR3
进行数据读取工作,Quartus II编译
DDR3
IP
核
,
出现
如下
错误
2015-11-24
12309
ddr3
sdram controller with uniphy 17.1 无法例化
2018-05-14
3641
如何使用
IP
核
生成
的xdc文件?
2019-03-26
5902
mig
生成
的
DDR
的
IP
核
的问题
2013-06-20
4071
请问为什么DSP需要
外接
DDR3
?
DDR3
和
外接
Flash有什么区别和联系?
2018-06-20
8478
FPGA怎么对引脚进行分块?
DDR3
与FPGA的引脚连接
2021-11-29
7995
在设计中实例化的
DDR3
内存控制器或内存控制器
生成
的设
计生成
的设计,得到
错误
如何解决
2020-06-09
1517
如何用中档FPGA
实现
高速
DDR3
存储器控制器?
2019-08-09
2954
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分