完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
Error: REFCLK port on the PLL is not properly connected on instance ipconfig1:ipconfig1_inst|ipconfig1_0002:ipconfig1_inst|ipconfig1_pll0:pll0|pll1. The reference clock port on the PLL should always be connected. If there is no reference clock, the PLL will not function correctly.
该错误出现在IP核文件pll0.sv文件中，所有出现refclk的函数都出现了同样的错误。请问这是什么原因，要修改哪里？还是我的IP核配置有不合理的地方？谢谢 
0
|
|
相关推荐
5个回答
|
|
|
这个问题我之前也遇到过，解决办法有两个你可以试一下，
1.PLL时钟的附加相移可选范围一般是-65到-75.你可以选-73试一下。 2. PLL时钟引脚分配错误，注意检查与硬件电路的物理连接和你软件上分配的是否一致。
最佳答案
评分
|
||
|
|
||
|
它的意思是pll没有参考输入时钟，你看你设置pll的时候是不是没有给初始时钟的数值，或许……
|
|
|
|
|
|
目前已经解决，也不知道是什么问题，反正就是从新配置后就好了，但不用增加附加相移
|
|
|
|
|
|
你好，你的DDR3调试的怎么样了？我也在调试，也是各种问题，能不能交流一下？如果方便的话，问你几个问题 |
|
|
|
|
|
为什么我的quartus 2 不能生成cyclone 5的PLL IP核，其他元件如cyclone4的还能生成，生成cyclone5的时候ALTPLL就变成灰色了？哪位大神行行好，帮我一帮，不胜感激
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
12674
评论
淘帖
12008
