FPGA|CPLD|ASIC论坛
直播中

新生代JZS

8年用户 42经验值
擅长:自动化专业
私信 关注
[问答]

【求助】CPLD输出脉冲

如果想要得到以下效果该怎么实现:
当CPLD接受到一个脉冲之后,在三个不同的口顺序输出三个脉冲。
已退回5积分

回帖(3)

sanglong

2018-1-26 13:50:37
LIBRARY IEEE ;
USE         IEEE.std_logic_1164.all ;
USE         IEEE.numeric_std.all ;
USE         IEEE.std_logic_unsigned.all ;

library work ;

entity Gpio_inout is
        port
                (
        GpioIN:                in                Std_Logic;    --in
                 
           ----------------out---------------------
                GpioOUT1:       out     std_logic; --out
                GpioOUT2:                out            std_logic;
                GpioOUT3:                out            std_logic;
                  
               
                  );
               
end Gpio_inout;

architecture structure of Gpio_inout is
  
        signal                GpioOUT1:                                        Std_Logic;        --
        signal                GpioOUT2:                                        Std_Logic;        --
        signal                GpioOUT3:                                        Std_Logic;        --
       
   
     
begin

-- process 0 -- generate

                process (nReset,OSC_24576)
                begin
                        if GpioIN     = '0' then
                                GpioOUT1 <= '0';
                                GpioOUT2 <= '0';
                                GpioOUT3 <= '0';                       
                        end if ;
                end process ;                                          
------------------------out--------------------

        GpioOUT1          <=            GpioIN ;
        GpioOUT2          <=            GpioIN ;
        GpioOUT3          <=            GpioIN ;                               

end structure;
举报

sanglong

2018-1-26 13:52:42
LIBRARY IEEE ;
USE         IEEE.std_logic_1164.all ;
USE         IEEE.numeric_std.all ;
USE         IEEE.std_logic_unsigned.all ;

library work ;

entity Gpio_inout is
        port
                (
        GpioIN:                in                Std_Logic;    --in
                 
           ----------------out---------------------
                GpioOUT1:       out     std_logic; --out
                GpioOUT2:                out            std_logic;
                GpioOUT3:                out            std_logic;
                  
               
                  );
               
end Gpio_inout;

architecture structure of Gpio_inout is
  
        signal                GpioOUT1:                                        Std_Logic;        --
        signal                GpioOUT2:                                        Std_Logic;        --
        signal                GpioOUT3:                                        Std_Logic;        --
       
   
     
begin

-- process 0 -- generate

                process (nReset,OSC_24576)
                begin
                        if GpioIN     = '0' then
                                GpioOUT1 <= '0';
                                GpioOUT2 <= '0';
                                GpioOUT3 <= '0';                       
                        end if ;
                end process ;                                          
------------------------out--------------------

        GpioOUT1          <=            GpioIN ;
        GpioOUT2          <=            GpioIN ;
        GpioOUT3          <=            GpioIN ;                               

end structure;
举报

sanglong

2018-1-26 13:52:52
LIBRARY IEEE ;
USE         IEEE.std_logic_1164.all ;
USE         IEEE.numeric_std.all ;
USE         IEEE.std_logic_unsigned.all ;

library work ;

entity Gpio_inout is
        port
                (
        GpioIN:                in                Std_Logic;    --in
                 
           ----------------out---------------------
                GpioOUT1:       out     std_logic; --out
                GpioOUT2:                out            std_logic;
                GpioOUT3:                out            std_logic;
                  
               
                  );
               
end Gpio_inout;

architecture structure of Gpio_inout is
  
        signal                GpioOUT1:                                        Std_Logic;        --
        signal                GpioOUT2:                                        Std_Logic;        --
        signal                GpioOUT3:                                        Std_Logic;        --
       
   
     
begin

-- process 0 -- generate

                process (nReset,OSC_24576)
                begin
                        if GpioIN     = '0' then
                                GpioOUT1 <= '0';
                                GpioOUT2 <= '0';
                                GpioOUT3 <= '0';                       
                        end if ;
                end process ;                                          
------------------------out--------------------

        GpioOUT1          <=            GpioIN ;
        GpioOUT2          <=            GpioIN ;
        GpioOUT3          <=            GpioIN ;                               

end structure;
举报

更多回帖

发帖
×
20
完善资料,
赚取积分