[问答]

FPGA/CPLD板子的并口通信和发脉冲的干扰问题求助

问答对人有帮助，内容完整，我也想知道答案 0 不久前，我从淘宝网上购买了EPM240CPLD的开发板，因为我是数控技术爱好者，我尝试了在它上面搭建一个与PC机进行并口通信的实验板，该实验板在接受到并口信号后根据信号数值发送不同频率的脉冲，并且实验板对发送脉冲的个数进行计数，并且每隔1ms把计数的值通过并口EPP模式返回给PC机。这里特别要说明的是： 1.由于没有专用的并口接口，我使用了学习板的外部通信扩展接口，两片SN74LVC4245，作为并口通信口，与PC机并口直连。 2.由于lvc4245不够用，我把28脚，原用于VGA通信的行同步信号HSY，作为脉冲输出口。现在我遇到的现象是： 1.我的脉冲发射脚28，在接收PC机的并口指令后，如果只使用USB-BLASTER的3.3v电源供电，能够发射清晰稳定信号。但是如果使用USB接口的5v电源时，脉冲就会出现随机的抖动，变得混乱。如果5v电源来自于PC机USB情况会稍好，但是如果是普通充电器，情况就非常糟糕。 2.刚才讲的还只是PC机向CPLD发送指令的情况，如果CPLD通过并口向PC机发送回信号时，情况就完全糟糕了。我的脉冲发射脚只是发送一些混乱的脉冲信号。也就是说，CPLD向并口发信号，居然干扰了CPLD的脉冲发射。我已经检查过了，这里面不存在编程错误。应该是信号干扰，电源电压，以及芯片拖动能力的问题。由于没有多少开发经验，不知道该如何解决。非常希望能得到你的帮助。谢谢了！ 0
2023-4-23 14:34:36　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报王莉相关推荐 • FPGA发脉冲丢了一段脉冲 2604 • 如何采用CPLD完成雷达并口数据收发及存储功能？ 1395 • 如何将脉冲重新置于FPGA逻辑？ 1457 • CPLD状态机抗干扰控制原理是什么 973 • Stratix V GX FPGA开发套件，配置问题求助 8891 • dsp进行以太网通信实验时，他的rw 和iostrb时序是怎么控制？ 2230 • 请问HPM6300哪个外设能与FPGA高速并口通信？比如XMC之类的接口？ 400 • 如何利用CPLD实现数字滤波及抗干扰？ 1339 • 用fpga做gp22为何测不到中断信号 3962 • CPLD并口通信的程序-Verilog语言 6034 1个回答

答案对人有帮助，有参考价值 0 这种干扰是一方面来自于你的外部5V电源地干扰，很多5V电源质量很差的。你可以换一个好的试下效果是否有改善？另一方面，你的电脑的电源外壳，应该接大地的，看你的电脑电源插座是否有接地（三插有一个端子是大地的，必须接地的。但国内很多插座没有连接），不接地的话，干扰也很大的。

2023-4-23 14:34:51 评论举报王敏