[问答]

vhdl语言

3222

问答对人有帮助，内容完整，我也想知道答案 0 如何用VHDL 语言实现右移位啊？求大神帮看看为什么实现不了右移位？ library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity yiwei is port( clk:IN std_logic; y:out std_logic_vector (7 downto 0) ); end yiwei; architecture behave of yiwei is signal q: std_logic_vector(7 downto 0); begin process(clk) begin if clk'event and clk='1' then q<="11110000"; q(3 downto 0) <= q(7 downto 4); q(7 downto 4) <=(others=>q(7)); end if; end process; y<=q; end behave; 0
2016-5-28 15:46:38　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × richthoffen 该类别下有 182 个回答。邀请回答 7vyydyfwef 该类别下有 57 个回答。邀请回答我是卖报的小男孩该类别下有 32 个回答，其中被选为最佳答案 1 次。邀请回答 chenbingjy 该类别下有 31 个回答。邀请回答谦谦三君子该类别下有 27 个回答。邀请回答短短该类别下有 25 个回答。邀请回答 dingyang598 该类别下有 22 个回答，其中被选为最佳答案 1 次。邀请回答 YY599566 该类别下有 22 个回答。邀请回答 nvuuweew 该类别下有 22 个回答。邀请回答 h1654155957.9572 该类别下有 19 个回答。邀请回答 60user16 该类别下有 19 个回答。邀请回答 hapyy 该类别下有 19 个回答。邀请回答 HEHELA 该类别下有 18 个回答。邀请回答 DerSohn 该类别下有 18 个回答。邀请回答 huhu12 该类别下有 18 个回答。邀请回答 dull20112011 该类别下有 15 个回答。邀请回答陈军该类别下有 15 个回答。邀请回答 csz9981 该类别下有 15 个回答。邀请回答天地直方该类别下有 15 个回答。邀请回答罕井雅直该类别下有 14 个回答。邀请回答举报 huahang123 相关推荐 • 请问VHDL语言和verilog语言有什么区别？ 2685 • 请问VHDL语言和verilog语言有什么区别？ 3634 • VHDL语言是什么可以用来干嘛？ 288 • 一句verilog语言转成VHDL语言的问题 2166 • 怎么设计优化VHDL语言电路？ 2234 • 使用VHDL语言设计FPGA有哪些常见问题？ 947 • VHDL与其他传统集成电路描述语言相比具有什么优势？ 1541 • 怎么利用CPLD/FPGA的VHDL语言优化电路？ 1610 • 基于VHDL语言含秒表数字钟仿真和引脚设置 3069 • 如何用VHDL语言实现该电路图逻辑关系 17112