组合逻辑3-8译码器的设计及实验

2009-10-9 18:22:49 3326

0 组合逻辑3-8译码器的设计及实验说明：本书将以实验一为例详细介绍Altera公司MaxplusII 10.1版本软件的基本应用，其它实验将不再赘述。读者在通过本实验后将对MaxplusII软件及CPLD的设计与应用有一个比较完整的概念和思路。在此因篇幅有限，仅仅介绍了MaxplusII软件的最基本、最常用的一些基本功能。相信读者在熟练使用本软件以后，你会发现该软件还有好多非常方便、快捷、灵活的设计技巧与开发功能。由于编者的能力有限，不详之处在所难免，我们希望得到你的指正与包含。一、实验目的： 1、掌握组合逻辑电路的设计方法。 2、掌握组合逻辑电路的静态测试方法。 3、初步掌握Max+PlusII软件的基本操作与应用。 4、初步了解可编程器件的设计全过程。二、实验步骤：（一）设计输入：１、软件的启动：单击“开始”进入“程序”选中“Max+PlusII 10.1 BASELINE”，打开“ ”MaxplusII软件，如图4.1-1所示。 [/hide] 0 本帖子中包含更多资源您需要登录才可以下载或查看，没有帐号？注册 x
2009-10-9 18:22:49　　评论淘帖0 举报相关推荐 • 组合逻辑3-8译码器的设计 25 • 3-8 译码器控制 16 • 3-8译码器 29 • MaxplusII软件的基本操作与应用之组合逻辑3-8译码器的设计 17 • 什么是3-8译码器 5294 • 3-8译码器 3020 • 设计一个虚拟3-8译码器，实现138译码器的功能 6176 • 设计一个虚拟3-8译码器，实现138译码器的功能 9103 • 用2-4译码器连接为3-8译码器 8356 • 关于 3-8译码器的 vhdl描述问题 3848 2 个讨论