完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
组合逻辑3-8译码器的设计及实验 说明:本书将以实验一为例详细介绍Altera公司MaxplusII 10.1版本软件的基本应用,其它实验将不再赘述。读者在通过本实验后将对MaxplusII软件及CPLD的设计与应用有一个比较完整的概念和思路。在此因篇幅有限,仅仅介绍了MaxplusII软件的最基本、最常用的一些基本功能。相信读者在熟练使用本软件以后,你会发现该软件还有好多非常方便、快捷、灵活的设计技巧与开发功能。由于编者的能力有限,不详之处在所难免,我们希望得到你的指正与包含。 一、实验目的: 1、掌握组合逻辑电路的设计方法。 2、掌握组合逻辑电路的静态测试方法。 3、初步掌握Max+PlusII软件的基本操作与应用。 4、初步了解可编程器件的设计全过程。 二、实验步骤: (一)设计输入: 1、软件的启动:单击“开始”进入“程序”选中“Max+PlusII 10.1 BASELINE”,打开“ ”MaxplusII软件,如图4.1-1所示。 [/hide] |
|
相关推荐
2 个讨论
|
|
急需啊 |
|
|
|
|
|
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 05:09 , Processed in 0.642338 second(s), Total 58, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号