完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
SIGNAL ROBUS_Input_Vect_In_i_Synd : Lnk_Err_Bool_Vect_Typ
type Bool_Vect_Typ is array (natural range <>) of Boolean ; subtype Lnk_Err_Bool_Vect_Typ is Bool_Vect_Typ (1 to Num_Lnk_Synd) constant Num_Lnk_Synd : natural := 2; 这几句vhdl语言中,我写testbench的时候ROBUS_Input_Vect_In_i_Synd怎么赋值? |
|
相关推荐
1个回答
|
|
ROBUS_Input_Vect_In_i_Synd <= (true, false);
boolean 的定义只有两个候选值; 你的声明顺序需调整。 类型和常量声明可以放在一个package中,方便各处use。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
719 浏览 1 评论
363 浏览 0 评论
691 浏览 1 评论
548 浏览 0 评论
618 浏览 0 评论
3711 浏览 85 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-7-25 07:36 , Processed in 0.576452 second(s), Total 74, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191