完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
VHDL语言编程,想实现一个脉冲触发信号 程序如下
B:process(clk) begin if(clk'event and clk='1')then if(temp2=114856)then temp2<=1; else temp2<=temp2+1; if(temp2=1) then x<='1'; else x<='0'; end if; end if; end if; Fst<=x; end process B; 我想问一下第二个 if 语句和第三个 if 语句的顺序关系,,第三个 if 是第二个 if 的子语句 还是两个是并行的 ,我知道第一个 if 和第二个是 从属关系,, 我是想实现 Fst 在 clk来了以后升高一个电平后下降,,本人初学者,还望指点,,, |
|
相关推荐
2个回答
|
|
|
经过仿真,你的这个代码是可以实现你想要的功能的,当然,在仿真的时候,我把你那个114856改为了1148,主要是为了节约仿真时间,但是对验证功能没有任何影响,附上仿真结果。因为简单,就直接quartus自带的波形仿真工具给做了,没有动用modelsim。
最佳答案
|
|
|
|
|
|
想实现,想知道结果,仿真不就行了,你这么问证明你还没有找到正确的学习方法。我把你写的代码用quartus II软件综合了一下,形成的是以下硬件结构,通过这个硬件结构,你就应该能够知道两者是什么关系了。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50:主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49:主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4426 浏览 63 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 04:36 , Processed in 0.883087 second(s), Total 75, Slave 56 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
1892