[问答]

40位曼彻斯特解码模块的vhdl代码求助

4091

问答对人有帮助，内容完整，我也想知道答案 0 代码的一部分贴上，问题在代码下面：process(reset,clkMuxx,mdi,filterok,filterok_delay,mdi_r,mdi_r_filterok,rxf,rxf_r,mdi_xor_active,s_data_active) begin if rising_edge(clk) then -- filter data rxf <= rxf(2 downto 0) & mdi; if ((rxf(3) & rxf(3) & rxf(3)) = rxf(2 downto 0)) then filterok <= rxf(3); end if; --消息是前6位同步头111000，或者000111这样的，然后是32位的消息体 --以上看起来是同步头过滤的作用，但我不理解了，rxf初始值是0000的话，永远不会出现1111啊！--曼彻斯特码除了同步头，内部消息不可能再出现3个以上连起来的111或者000了，这样filterok就永远不变 rxf_r <= rxf_r(2 downto 0) & mdi_r; if ((rxf_r(3) & rxf_r(3) & rxf_r(3)) = rxf_r(2 downto 0)) then r_filterok <= rxf_r(3); end if; rxf_xor <= rxf_xor(0) & mdi_xor_active; if ((rxf_xor(1) & rxf_xor(1)) = rxf_xor(1 downto 0)) then xor_filterok <= rxf_xor(1); end if; s_data_active <= s_data_active(6 downto 0) & xor_filterok; line_active <= '0'; if(( (s_data_active(7) xor s_data_active(6)) or (s_data_active(7) xor s_data_active(5)) or (s_data_active(7) xor s_data_active(4)) or (s_data_active(7) xor s_data_active(3)) or (s_data_active(7) xor s_data_active(1)) or (s_data_active(7) xor s_data_active(0)) ) = '1') or (s_data_active(7) = '1') then line_active <= '1'; end if; filterok_delay <= filterok;--filterok因为没值，filterok_delay也不会有值 end if; tick <= filterok xor filterok_delay; --这个看来是脉冲边沿检测，但看来是值不会变了？？？ if reset = '0' then line_active <= '0'; rxf <= (others => '0'); rxf_r <= (others => '0'); filterok <= '0'; r_filterok <= '0'; s_data_active <= (others => '0'); xor_filterok <= '0'; rxf_xor <= (others => '0'); end if; end process; -- decode1m decode_proc: process(tick,clk,filterok,filterok_delay,line_active,reset, clk_1m,DataBit_cnt_width, decode_word_flag,bit_cnt_recv,decode_state,dout_wr_cnt_delay,HalfBit_cnt_width) variable parity_v : std_logic; begin if rising_edge(clkMuxx) then HalfBit_cnt_width <= 0; if (tick ) = '0' then --record bit gap time HalfBit_cnt_width <= HalfBit_cnt_width + 1; --最终问题来了，这个Halbit将会一直+1了，因为tick永远是初值0.。。。求哪位大神给我解惑 end if; 0 奖励5积分
2016-5-22 15:57:49　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答举报白华之秋相关推荐 • 请问AM335X PRU-ICSS 曼彻斯特编解码吗？ 2109 • 曼彻斯特解码器软件怎么做 2226 • 请问是否有可用于轻松编码和解码数据到曼彻斯特代码的库或模块？ 1218 • 如何控制曼彻斯特编解码器？ 1744 • 请问怎样去设计曼彻斯特编解码器？ 1252 • 求VHDL代码，毕业设计 2859 • 曼彻斯特常见的编码方式有哪些？ 1387 • 具有40个输出信号的VHDL代码怎么编写 1763 • 如何用MCU实现曼彻斯特的解码 7619 • 怎么实现AC-Link数字音频VHDL编/解码的FPGA设计？ 893 2个回答

答案对人有帮助，有参考价值 0 没仔细看，本人用的是Verilog，但是前面的clk速率应该是Manchester带宽的4倍，这样只是为了更加精准的采样，filterok才和Manchester编码后发出的波形一样最佳答案

2016-5-22 15:57:50 评论举报 1653216974.314600