完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
7187
|
请问。在设计FPGA程序时，谁遇到过如下的警告啊： One or more signals are missing in the process sensitivity list. To enable synthesis of FPGA/CPLD hardware, XST will assume that all necessary signals are present in the sensitivity list. Please note that the result of the synthesis may differ from the initial design specification. The missing signals are:SRAM.
0
已退回2积分
|
|
相关推荐
3个回答
|
|
|
就是敏感信号表嘛
|
|
|
|
|
|
是不是有输入端悬空了？或是输出可以转到三态，导致未输入？
|
|
|
2016-5-18 00:18:00
评论
|
|
|
进程的敏感信号表缺SRAM，进程内部SRAM的变化将直接引起进程结果变化，应当为敏感信号；看编译约束条件，或者会自动加入（组合电路你可以不考虑敏感信号），并提出警告；或者完全按照程序编译，得到锁存器（单SRAM变化了，结果不变）。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1520 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1073 浏览 0 评论
2600 浏览 1 评论
2287 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2559 浏览 0 评论
2025 浏览 55 评论
6037 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
2144
