完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3248
|
初学者，要用一个50MHz的时钟，生成75MHz、10MHz、10KHz、2KHz的时钟，用一个pll实现不了，就用了如下方式： pll1 p1(.inclk0(clk_in),.c0(clk_75M),.c1(clk_10M)); pll2 p2(.inclk0(clk_10M),.c0(clk_2K),.c1(clk_10K)); 波形是： 
为什么clk_2K始终是1. 还有之前试过： pll1 p1(.inclk0(clk_in),.c0(clk_75M),.c1(clk_10M)); pll2 p2(.inclk0(clk_in),.c0(clk_2K),.c1(clk_10K)); modelsim直接没有波形，是一个外部始终输入不能同时用作两个pll输入吗？ 
0
已退回4积分
|
|
相关推荐
2个回答
|
|
|
支持一下，感谢分享~~~
|
|
|
|
|
|
我个人的观点哦：PLL内部应该有倍频和分频以及锁相环的模块；如其倍频最大的比例为M，分频最大为N，故PLL输出的最高时钟为M*fin，最低为fin/N；
所以我觉得会不会是你的PLL分频的倍数超出了你使用的IP核的限制了 其实你没必要使用两个PLL的，10K与2K时钟可以使用always语句来分频就好了 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
130 浏览 0 评论
NVMe高速传输之摆脱XDMA设计54：如何测试队列管理功能2
363 浏览 0 评论
NVMe高速传输之摆脱XDMA设计53：如何测试队列管理功能
390 浏览 0 评论
NVMe高速传输之摆脱XDMA设计52：主要功能测试结果与分析4（NVMe 指令提交与完成机制测试）
933 浏览 0 评论
NVMe高速传输之摆脱XDMA设计51：主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
571 浏览 0 评论
4559 浏览 64 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2812
