[问答]

关于fpga中的pll问题

2481

问答对人有帮助，内容完整，我也想知道答案 0 本人小白一枚，求各路大神解决一下关于pll时钟的问题，现在我发现pll输出时钟的设置好像有什么限制，并不是什么时钟都能得到，所以不知道对于pll输出的时钟有没有什么规则？？ 0
2014-8-17 20:49:55　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答举报 ziyunmuxu 相关推荐 • FPGA小白对pll搭建的疑惑 2460 • 找不到documnet PLL如何在FPGA中工作？ 987 • 请问FPGA 中PLL时钟的问题 9157 • 求助starterware中关于pll的问题 1524 • 错误：位置293发生在PLL中 2245 • 在7系列FPGA中，MMCM和PLL之间是否有专用的CMT路由？ 2612 • Xilinx FPGA入门之PLL实例的基本配置 5493 • AD9364 DATA_CLK送入FPGA，FPGA内部，为什么PLL不能锁定？ 3704 • Xilinx FPGA入门连载24：PLL实例之基本配置 5148 • 如何正确使用FPGA的时钟资源？ 2956