完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
新人一枚,初学verilog以前用的VHDL都是稍微会一些,写的都是小程序,没有写过AD DA 的程序,对于这类的初始化配置之类的不清楚怎么弄,是不是在开头要对时钟,采样模式,format之类的配置呢,求教!!!现在要写一个8位DA CS4382,由于对这类没有经验,不知道怎么入手,可以先从简单的开始吧,所以请教一下具体该怎么做,或者有没有此类详细的教学呢,谢谢
|
|
相关推荐
4个回答
|
|
{:1:}{:1:}{:1:}{:1:}{:1:}{:1:}
|
|
|
|
|
|
|
|
{:1:}{:1:}{:1:}{:1:}
|
|
|
|
没人帮一下吗
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1415 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1055 浏览 0 评论
2491 浏览 1 评论
2190 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2457 浏览 0 评论
1922 浏览 52 评论
6021 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 07:36 , Processed in 0.541942 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号